如何用Verilog HDL来设计数字系统

摘要

详细阐述了硬件描述语言的特点，并以用Ｖｅｒｉｌｏｇ ＨＤＬ设计Ｃａｃｈｅ为例，说明如何采用自顶向下方法设计数字系统以及这种设计的优越性。