Verilog

摘要： 微型化是拉曼光谱仪的发展趋势,面阵CCD具有灵敏度高、动态范围大、量子效率高、体积小等优点,非常适合用来对拉曼光谱进行探测。设计一种基于现场可编程逻辑器件的面阵CCD光谱采集系统,系统以Hamamatsu公司的S11510-1106型面阵CCD作为光电传感器,通过FPGA芯片及Verilog语言实现对整个系统的控制,使用CCD专用信号处理芯片AD9823与模数转换芯片ADS8381,基于相关双采样原理对CCD信号去噪并实现高速A/D转换,同时用串口完成CCD数据传输,最后在上位机软件上显示采集的光谱数据。测试结果表明,该系统能够正确地采集与显示光谱信息,且电路体积小、控制时序精确、采集效果良好,非常适合作为微型拉曼光谱仪的光谱采集系统。

摘要： 随着当代通信的大力发展,通信场景更加广泛,对通信网络中的要求越来越高,对路由等设备的需求加大,CAM表高速查找的特性可以适用更多场景。本文阐述CAM缓存器(Content Addressable Memory)的应用场景,阐述了传统的CAM设计原理与性能优缺点,提供了新的CAM缓存器的设计方案,基于CRC32算法原理的基础上,将传统缓存RAM与CRC32原理相结合,将CRC32算法作为编码算法,将编码后的算法,做数据处理,将处理后的数据当作数据RAM和冲突RAM的地址,那么每一个数据和它随对应的地址都有一种算法关系,进行查找数据的时候,最快一个周期就可以实现查找,所以在此方案下可以实现高性能的CAM查找表。

摘要： 在仪器仪表等领域中,温度是反映设备运行状态的重要参数,温度的实时监测具有十分重要的意义。本文采用型号为EP4CE6E22C8的FPGA芯片作为主控芯片,温度检测模块采用LM75A芯片,采集的4路温度数据通过RS232接口分别发送给7寸LCD液晶屏用于实时显示和蓝牙模块用于无线接收。经实际测量,该系统运行稳定,测量精度较高,具有较高的应用价值。整个设计过程采用硬件描述语言Verilog在EDA平台QuartusⅡ14.0上进行。

摘要： 早期平面交叉路口交通信号控制系统研究是建立在单片机或EDA芯片和QuartusⅡ软件基础上,难以满足城市交通控制和电子技术发展需求。该研究根据现有平面交叉路口交通信号控制的实际情况,采用了新一代FPGA芯片,在目前流行的Vivado2018软件基础上,使用Verilog语言设计完成;首先分析了交通信号控制系统的设计需求和策略,提出基于FPGA交通信号控制系统新设计方案,并对交通信号控制系统新方案中信号灯控制方法和交通信号倒计时方法进行了深入的讨论,然后对平面交叉路口交通信号进行仿真和比较实验。实验结果显示该方法具有较高的可靠性和较好的工作效率。

摘要： 随着高层次综合工具的快速发展,越来越多的人直接使用C、C++等高级语言来进行集成电路设计以缩短开发周期。虽然大部分高层次综合设计基于Xilinx Vivado HLS工具实现,但其主要被硬件开发工程师所熟悉,而MATLAB具有运算能力强、语法简单易于学习掌握、应用范围广等优势,被众多算法工程师所接受,因此MATLAB高层次综合工具也具有非常宽广的应用前景。为了探究基于MATLAB的高层次综合工具的设计效率,本文基于MATLAB的高层次综合工具,完成了加法器、比较器、四选一数据选择器、乘法器这些基础运算模块的设计。随后,在Xilinx Vivado开发环境中,将高层次综合设计与传统寄存器传输级(RTL)设计进行了性能对比,使用MATLAB进行高层次综合设计功耗变化程度在-5%~10%区间,面积使用量约增加5%,时序改变程度则是-14%~17%。

摘要： 双三相永磁同步电机以其可靠性能强、控制精度高、输出转矩脉动小等优点得到了广泛的应用。针对航空航天领域伺服电机的高可靠性、高精度以及小体积的控制需求,文中提出了采用单片FPGA实现双三相永磁同步电机的随动控制算法及具体的实施方案。采用分模块设计的思想构建双三相永磁同步电机伺服控制系统,在Xilinx Kintex7系列XC7K325TFFG900的FPGA芯片的硬件平台上利用Verilog硬件描述语言实现基于双dq坐标变换的双三相三环永磁同步电机矢量的控制算法。在实验平台的验证结果表明,文中所提出的系统实现了电流环带宽600 Hz、伺服位置环带宽12 Hz的核心控制指标。

摘要： 本文通过Verilog语言实现汽车尾灯的设计,实现了左转弯,右转弯,刹车和倒车尾灯闪烁的功能.通过使用控制模块和分频模块,完成了尾灯状态的实现.这种控制电路结构简单,性能可靠,操作简便,抗干扰性能稳定.将它应用于现代汽车的使用,可避免汽车在大雾,阴雨和黑暗等天气的干扰进而避免交通事故的发生.让驾驶人员更加安全和便利.

摘要： 本文利用FPGA系统将原来的编程语言由VHDL改为Verilog语言,实现了用LED灯模拟汽车尾灯右转弯、左转弯、倒车、尾灯亮灭的功能,具有可靠性高、可信度高、连线简单、操作简单且编程简单等优势。仿真实现以及下载实现表明,实际输出结果能够满足设计要求。

摘要： 传统的CAN总线受环路延迟的影响,传输速率无法突破1Mbps.本文根据CAN FD协议标准与国际标准ISO11898,采用硬件描述语言verilog设计,实现了CAN FD控制器的可变速率功能.控制器采用状态机实现对数据帧的接收,采用改变组成bit位中最小时间单元tq的周期长度实现速率切换,并在数据帧的data域应用二次采样机制解决发送节点的数据采样问题.另外整个设计中采用门控时钟技术、资源共享以及行波计数器来降低了设计的功耗.

摘要： 基于FPGA技术和微程序设计思想,采用独立加法器结构和简单的逻辑门电路,设计实现一个8位串行ALU,并采用Verilog语言编写微程序作为控制器,发布微指令控制ALU的微操作,验证ALU的功能.以原理图的形式描述电路的结构及工作原理,介绍了ALU的设计及实现方法,给出了仿真波形图,结合测试文件对ALU进行验证.仿真测试结果表明,设计的ALU能够实现预期功能,完成加减法、与、或、非等算术和逻辑运算.

摘要： 介绍了MSK(最小频移键控)调制解调的原理；针对实现时资源限制的问题，本文利用查找表的方法实现了基带MSK信号的调制部分，减少了资源的浪费；为了减小解调复杂度，利用了MSK信号前后相位关系进行基带解调，此方法简单易行。本文对上述方法进行了仿真和Verilog实现，仿真结果验证了本文所用的方法是可行性．

摘要： 介绍了MSK(最小频移键控)调制解调的原理；针对实现时资源限制的问题，本文利用查找表的方法实现了基带MSK信号的调制部分，减少了资源的浪费；为了减小解调复杂度，利用了MSK信号前后相位关系进行基带解调，此方法简单易行。本文对上述方法进行了仿真和Verilog实现，仿真结果验证了本文所用的方法是可行性．

摘要： 介绍了MSK(最小频移键控)调制解调的原理；针对实现时资源限制的问题，本文利用查找表的方法实现了基带MSK信号的调制部分，减少了资源的浪费；为了减小解调复杂度，利用了MSK信号前后相位关系进行基带解调，此方法简单易行。本文对上述方法进行了仿真和Verilog实现，仿真结果验证了本文所用的方法是可行性．

摘要： 介绍了MSK(最小频移键控)调制解调的原理；针对实现时资源限制的问题，本文利用查找表的方法实现了基带MSK信号的调制部分，减少了资源的浪费；为了减小解调复杂度，利用了MSK信号前后相位关系进行基带解调，此方法简单易行。本文对上述方法进行了仿真和Verilog实现，仿真结果验证了本文所用的方法是可行性．

摘要： 介绍了MSK(最小频移键控)调制解调的原理；针对实现时资源限制的问题，本文利用查找表的方法实现了基带MSK信号的调制部分，减少了资源的浪费；为了减小解调复杂度，利用了MSK信号前后相位关系进行基带解调，此方法简单易行。本文对上述方法进行了仿真和Verilog实现，仿真结果验证了本文所用的方法是可行性．

摘要： 针对现有无人机电气配电主控制盒手动测试过程中存在测试时间长、可靠性不高等问题,提出了一种基于PC/104构架的自动测试系统实现方案。本文介绍了激励信号产生单元的功能和组成结构,从测试需求出发,对该单元的软硬件设计方案进行了详细的描述,给出了各种信号产生电路的具体实现。本设计以FPGA为核心,硬件采用模块化设计方法,将各种信号的产生电路集成在一起,并由FPGA统一控制:软件采用Verilog HDL语言编写。经测试,本单元可以实现开关量、电压、电阻和频率信号的产生,且具有模块集成度高、信号精度高、响应速度快和易扩展等优点。

摘要： 针对现有无人机电气配电主控制盒手动测试过程中存在测试时间长、可靠性不高等问题,提出了一种基于PC/104构架的自动测试系统实现方案。本文介绍了激励信号产生单元的功能和组成结构,从测试需求出发,对该单元的软硬件设计方案进行了详细的描述,给出了各种信号产生电路的具体实现。本设计以FPGA为核心,硬件采用模块化设计方法,将各种信号的产生电路集成在一起,并由FPGA统一控制:软件采用Verilog HDL语言编写。经测试,本单元可以实现开关量、电压、电阻和频率信号的产生,且具有模块集成度高、信号精度高、响应速度快和易扩展等优点。

摘要： 针对现有无人机电气配电主控制盒手动测试过程中存在测试时间长、可靠性不高等问题,提出了一种基于PC/104构架的自动测试系统实现方案。本文介绍了激励信号产生单元的功能和组成结构,从测试需求出发,对该单元的软硬件设计方案进行了详细的描述,给出了各种信号产生电路的具体实现。本设计以FPGA为核心,硬件采用模块化设计方法,将各种信号的产生电路集成在一起,并由FPGA统一控制:软件采用Verilog HDL语言编写。经测试,本单元可以实现开关量、电压、电阻和频率信号的产生,且具有模块集成度高、信号精度高、响应速度快和易扩展等优点。

摘要： 针对现有无人机电气配电主控制盒手动测试过程中存在测试时间长、可靠性不高等问题,提出了一种基于PC/104构架的自动测试系统实现方案。本文介绍了激励信号产生单元的功能和组成结构,从测试需求出发,对该单元的软硬件设计方案进行了详细的描述,给出了各种信号产生电路的具体实现。本设计以FPGA为核心,硬件采用模块化设计方法,将各种信号的产生电路集成在一起,并由FPGA统一控制:软件采用Verilog HDL语言编写。经测试,本单元可以实现开关量、电压、电阻和频率信号的产生,且具有模块集成度高、信号精度高、响应速度快和易扩展等优点。

摘要： 针对现有无人机电气配电主控制盒手动测试过程中存在测试时间长、可靠性不高等问题,提出了一种基于PC/104构架的自动测试系统实现方案。本文介绍了激励信号产生单元的功能和组成结构,从测试需求出发,对该单元的软硬件设计方案进行了详细的描述,给出了各种信号产生电路的具体实现。本设计以FPGA为核心,硬件采用模块化设计方法,将各种信号的产生电路集成在一起,并由FPGA统一控制:软件采用Verilog HDL语言编写。经测试,本单元可以实现开关量、电压、电阻和频率信号的产生,且具有模块集成度高、信号精度高、响应速度快和易扩展等优点。

摘要： 一种Verilog‑A模型的优化方法、电子设备及计算机可读存储介质，所述方法，包括以下步骤：收集对雅可比矩阵有贡献的变量，对所述变量进行全局编码；对所述变量进行独立编码，建立全局编码到独立编码的映射表；对变量依赖关系进行优化；输出优化后经过独立编码的代码。本发明的Verilog‑A模型的优化方法，通过对模块中的编码优化来减少模型修改时产生的大量改动，在电路仿真器中对Verilog‑A模型的计算进行优化加速的同时，改善模型的可复用性和可维护性。

摘要： 本发明公开了一种Petri网Verilog HDL代码生成方法，属于计算机技术领域，本发明的目的是提供一种能够使用Verilog HDL描述Petri网，并自动生成代码的工具，通过读取Petri网的输出矩阵、输入矩阵、延时矩阵，再由用户手动输入Petri网各库所最大容量自动生成硬件Petri网模型。该模型把库所和变迁作为架构的基本模块，采用组合逻辑和存储器实现P/T系统来实现Petri网系统中的变迁操作；采用随机策略对资源冲突等情况加以控制；设计时延模块针对不同的参数实现时延系统；设计控制器模块控制Petri网运行状态；设计存储器模块便于Petri网加载、采集数据。

摘要： 一种OLED的Verilog‑A仿真模型的实现方法，包括以下步骤：1）获取器件的电流‑电压和电容‑电压数据；2）根据所述数据建立曲线拟合多项式；3）建立Verilog‑A表达式，得到仿真OLED模型；4）分别进行电流‑电压和电容‑电压的曲线拟合；5）进行模型验证。本发明的OLED的Verilog‑A仿真模型的实现方法，能够有效地提高OLED的仿真精度和仿真效率。

摘要： 本发明公开了一种Verilog‑A模型的仿真方法，本发明通过将一些普遍适用的Verilog‑A模型进行优化处理，固化成电路仿真器的固有模型，从而使得后续再遇到此类Verilog‑A模型，电路仿真器能够直接调用优化后的固有模型，因此有效提高了Verilog‑A模型的仿真效率。

摘要： 本发明创造提供了一种Verilog在线自动评测系统，包括应用层、仿真层、通用服务层、支撑层和数据层；应用层：包括Verilog在线仿真实验平台，负责调用下层功能，为前端提供基于HTTP的REST服务；仿真层：利用wavedrom进行波形生成，与预设的标准波形进行对比，通过python脚本来完成自动评测；仿真层包括Verilog仿真器和Verilog自动评测模块；发明创造旨在提出一种Verilog在线自动评测系统，以适用于实验课程在线评测，对于数字逻辑实验，通过将信号的时序和数值即信号的波形，与预设波形进行对比，实现对学生设计方法的评测。

摘要： 本发明涉及硬件安全的技术领域，特别是涉及一种Verilog设计文件安全关键信号的检测方法，其能够使芯片检测具备良好的安全关键信号检测功能，提高芯片检测的安全性，满足检测芯片设计中对薄弱信号的需求；检测方法包括以下步骤：S1：将Verilog设计模块整合，形成一个自上而下的整体设计文件；S2：基于信号间的关系，将Verilog设计文件映射为一张有向图；S3：基于信号节点的连接关系，使用signalrank安全关键信号检测算法寻找安全关键信号节点。

摘要： 一种面向Verilog设计的异步事件冲突验证方法及系统，通过包括Verilog语言解析模块、基本器件识别模块、疑似异步事件自动化提取模块、异步事件端口确认模块的验证系统，通过静态分析的方法分析大规模逻辑设计异步事件疑似端口，通过人工分析的方法对输入和输出端口建模，最后通过仿真验证的方法核实问题，最终提升大规模逻辑设计产品的可靠性。

摘要： 本发明公开了一种对Verilog HDL进行行为仿真的方法，包括获取当前仿真时刻的5个事件队列，检测队列A是否为空，若不为空，依次执行队列A中事件的处理函数；检查队列B是否为空，如果不为空，依次执行队列B中事件的处理函数；检查队列C是否为空，如果不为空，依次执行队列C中事件的处理函数；检查队列B是否为空，如果为空，检查队列D是否为空，如果不为空，依次执行队列D中事件的处理函数；检查队列B是否为空，如果为空，检查队列D是否为空，如果为空，检查是否触发了系统函数，如果触发了，依次执行队列E被触发的系统函数，完成当前仿真时刻的队列。在保证与verilog标准语义一致的前提下，更容易使用编程语言实现。

摘要： 本发明公开了一种对Verilog HDL进行行为仿真的方法，包括获取当前仿真时刻的5个事件队列，检测队列A是否为空，若不为空，依次执行队列A中事件的处理函数；检查队列B是否为空，如果不为空，依次执行队列B中事件的处理函数；检查队列C是否为空，如果不为空，依次执行队列C中事件的处理函数；检查队列B是否为空，如果为空，检查队列D是否为空，如果不为空，依次执行队列D中事件的处理函数；检查队列B是否为空，如果为空，检查队列D是否为空，如果为空，检查是否触发了系统函数，如果触发了，依次执行队列E被触发的系统函数，完成当前仿真时刻的队列。在保证与verilog标准语义一致的前提下，更容易使用编程语言实现。

摘要： 本发明涉及芯片技术领域，尤其涉及一种基于Systemverilog的软约束使能控制方法，首先在约束体中对随机变量约束时使用软约束；使用约束体软约束时，合理安排约束体的优先级；最后软约束带来随机异常时，将低优先级的约束变量的使能关闭。本发明解决了芯片研发测试中，不合理的使用软约束，导致的随机值异常的问题。