...
首页> 外文期刊>Computing reviews >Digital logic design using Verilog: coding and RTL synthesis
【24h】

Digital logic design using Verilog: coding and RTL synthesis

机译:使用Verilog进行数字逻辑设计:编码和RTL综合

获取原文
获取原文并翻译 | 示例
           

摘要

Anyone who wants to read this book must have a sound background in the theoretical aspects of digital logic design. This book presents digital logic design using the hardware description language known as Verilog. The book starts with a quick introduction to various Verilog language design methodologies; structural, behavioral, and synthe-sizable register-transfer level (RTL) designs; and how various operators are defined with numerous examples. This is a quick and easy way of introducing a hardware language with numerous examples for a person to get familiar with it.
机译:任何想读这本书的人都必须在数字逻辑设计的理论方面有扎实的背景。本书介绍了使用称为Verilog的硬件描述语言进行的数字逻辑设计。本书从快速介绍各种Verilog语言设计方法入手。结构,行为和综合规模的寄存器传输级别(RTL)设计;以及如何通过众多示例定义各种运算符。这是一种介绍硬件语言的快速简便的方法,其中包含许多示例供人们熟悉。

著录项

相似文献

  • 外文文献
  • 中文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号