Verilog RTL模型

摘要

VLSI集成电路芯片测试技术正在向高层次测试推进,本文针对Verilog硬件描述语言,提出了一种在RTL(Register Transfer Language)级上的电路模型VRM.该模型着重于实际应用,可输出文本格式文件,便于开发实用的RTL级故障模拟和RTL级测试生成等软件.基于该模型,还实现了一个简单的RTL级逻辑模拟程序以验证VRM模型的可行性.