高速基带匹配滤波器的FPGA实现及验证

摘要

根据SDH数字微波通信系统高阶QAM解调器的设计要求,针对数字化基带滤波的信号处理特点,提出一套高速匹配滤波器的FPGA实现方案.首先基于窗函数设计法,完成了滤波器的软件设计和仿真;然后基于QuartusⅡ6.0开发平台,采用并行流水结构和Verílog HDL语言参数化设计法实现滤波器FPGA设计;最后结合Quartus Ⅱ和Matlab,从时域和频域验证滤波器性能.实践表明此方法设计的滤波器效率高、方便调试,具有较好的重用性和可移植性.