基于FPGA的分频器的设计与实现

摘要

在数字逻辑电路设计中,分频器通常用来对某个给定频率进行分频,以得到所需的频率。整数分频器的实现采用标准的计数器,也可采用可编程逻辑器件实现。有时,时钟源与所需的频率不成整数倍关系可采用小数分频器进行分频。本文在模拟设计频率计脉冲信号时,使用半整数分频器设计电路,且利用VHDL硬件描述语言和原理图输入方式,通过Quartus Ⅱ以及EPM240T100C5型FPGA方便地完成了半整数分频器电路的设计。