机译:基于VEDIC乘法器和可逆逻辑门的基于FPGA的64位MAC单元的设计与实现
机译:可逆逻辑门的吠陀乘法器的设计与实现
机译:基于可逆逻辑的低功耗吠陀乘法器设计
机译:基于硅基P-N结逻辑器件的可逆逻辑门的设计与实现
机译:使用吠陀乘法器和可逆逻辑门的32位MAC单元设计
机译:使用可逆逻辑门设计,分析和综合16位算术逻辑单元。
机译:一种使用QCA实现具有成本效益的算术逻辑电路的新型可逆逻辑门及其系统方法
机译:采用可逆逻辑门的3-1-1--压缩机高速低功耗Vedic乘法器的设计与分析