一种准实时并—串—并数据转换电路的逻辑设计

摘要

本文给出了一种不同于传统并-串-并数字转换电路的设计方案。理论分析和模拟实验表明,该方案能几乎同步地完成并-串-并转换,从而提高数据处理实时性。