退出
我的积分:
中文文献批量获取
外文文献批量获取
曹建国; 王威; 王丹;
西南交通大学,微电子研究所,四川,成都,610031;
EDA; ISE; VHDL; Modelsim SE;
机译:基于Verilog / VHDL的FPGA中可综合的32位四级流水线RISC处理器的设计与实现
机译:基于VHDL的FPGA I2C主控制器的设计与实现
机译:基于VHDL结构建模的Hopfield神经网络的设计与实现
机译:基于51主芯单元的人脸识别电子密码锁的设计与实现
机译:基于密钥的行为VHDL模型的混淆和匿名化
机译:基于PWL功能的多涡旋混沌振荡器的FPGA实现的VHDL描述
机译:基于RFID的电子密码锁和YST系统的设计与实现
机译:图形VHDL(VHsIC硬件描述语言)用户界面的设计与实现
机译:VHDL随机交织器架构使用的VHDL
机译:使用VHDL的基于概率的推理方法的硬件实现(以诊断系统为例)
机译:基于接近的对象跟踪和自动应用程序初始化的设计与实现
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。