一种基于VHDL语言的频率计的设计与实现

摘要

采用VHDL语言,运用自顶向下的设计思想,将系统按功能逐层分割的层次化设计方法,使用MUX+plus2集成开发环境进行编辑,实现频率计的设计。给出了基于VHDL语言的频率计的设计的顶层设计方框图。