基于FPGA的双边沿移位寄存器设计

摘要

针对单边沿触发器功耗大的缺点,提出了一种双边沿触发的移位寄存器设计方法.利用双边沿检测技术在输入时钟的两个边沿分别输出一个窄脉冲,利用该窄脉冲控制移位寄存器,这样时钟频率相时于单边沿触发时减少了一半,功耗明显降低.改变移位寄存器模块的参数,可以实现任意长度的移位寄存器.采用VHDL和原理图输入方式,在Quartusfl平台下实现本设计的综合和仿真,并用ACEXIK30芯片实现,实验证明了设计的有效性和可靠性.