一种双端口猝发式高速存储器模型

摘要

为解决高速CPU与低速主存储器两者速度的平衡和匹配问题,提出了一种双端口猝发式高速存储器模型,并通过仿真实验验证了其正确性和可行性。该模型具备一般的猝发式存储器和双端口存储器的数据读取特点,可以高速读取成组连续数据,较大幅度地提高微处理器系统的整体性能。