运用MSI设计时序逻辑电路(二)——设计异步脉冲序列检测器

摘要

本文是《运用MSI设计时序逻辑电路(一)——设计同步脉冲序列检测器》一文的妹篇.除对二者之间共性的问题进行简要的阐述之外,重点放在解决异步时序逻辑电路的特殊问题.即时钟脉冲CP的安排问题上.至于这两篇文章的共同思想,都是运用中规模集成电路(MSI)为基本单元,探寻运用MSI设计时序逻辑电路的方法.运用MSI设计异步脉冲序列检测器.关键问题有两上:一是电路的基本结构;二是时钟脉冲CP的安排.对于前者,根据对脉冲异步序列检测器输入、输出逻辑关系的分析.我们发现其基本规律与脉冲同步序列相似,因此,本文仍采用与前文相同的基本结构,即选用具有“串入一并出”功能的芯片(如移位寄存器)和具有“识别并行代码”功能的芯片(如数字比较器.串行进位加法器、多路选择器、译码器等)来组成基本电路.所以,剩下的问题就是如何安排时钟脉冲CP.下面通过两个具体例子来阐明设计方法.