基于2SD/VRC复合EHW的时序逻辑电路逆向设计方法

摘要

本发明公开的基于2SD/VRC复合EHW的时序逻辑电路逆向设计方法(2SD：输入序列分解和输出序列分解；VRC：虚拟重构电路；EHW：电路进化)，可仅由输入输出序列实现多输入输出或器件连接关系不明时序逻辑电路的逆向设计。在线录取电路工作时的输入输出波形，获取输入输出序列。依据电路功能及信号定义对输入、输出序列进行分解，获得多个输入输出子序列对；对每对子序列以虚拟重构的电路模型为基础进行电路进化，获得其子电路模型；最后以获取的所有子电路模型为基础，对时序逻辑电路的输入输出序列进行复合电路进化，获得其电路模型，采用人工干预方式根据模型得到电路原理图，实现时序逻辑电路原理的逆向设计。该方法有效解决了引进电子设备时序逻辑电路输入输出较多或未知电路结构或器件不明或器件连接关系时进行电路原理逆向设计的难题。