OMA DRM 2数字版权保护终端系统的SoC设计方案及其VLSI实现

摘要

根据OMA DRM 2标准提出了一种适用于移动通信终端的数字版权保护SoC设计方案,并在Altera的Stratix EP1S80B956C6 FPGA开发板上获得验证.该方案针对实际应用进行了合理的软硬件划分.其硬件结构基于AMBATM总线,包括一个32位RISC CPU,一个可以执行RSA、AES和SHA-1运算的DRM Agent硬件加速器,一个高性能的真随机数发生器和一系列的接口.基于SMIC 0.25μm标准CMOS工艺,本设计可以工作在76MHz的频率下,面积约为120Kgates,适合低成本应用.此外,本设计增加了存储器保护电路来提高平台的安全性,采用门控时钟的方法降低功耗,具有良好的应用前景.