首页> 中文期刊> 《电子世界》 >一种减小DRAM节电模式下静态功耗的方法

一种减小DRAM节电模式下静态功耗的方法

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

本文介绍了一种减小DRAM节电模式下静态功耗的电路及方法.通过降压器件和输出选择器件,使得DRAM芯片在正常操作模式下,仍然使用预定的内部供电电压;而在节电模式下,使用一个降低了的内部供电电压.从而实现了既不增加芯片面积,又能实现大大减小DRAM节电模式下静态功耗的功能.

著录项

来源
《电子世界》 |2017年第8期|121|共1页
作者
刘静;
展开▼
作者单位

西安紫光国芯半导体有限公司;

展开▼
原文格式 PDF
正文语种 chi
中图分类
关键词
静态功耗; 控制选通电路; 模拟集成电路;

相似文献

中文文献
外文文献
专利

1. 一种量产模式同测DRAM芯片数据写入的方法 [J] . 王帆 . 科技创新导报 . 2017,第012期
2. 一种DRAM刷新操作下的省电方法 [J] . 蒋强1 ,耿献忠1 ,陈婷1 . 科学大众 . 2018,第001期
3. 一种C/S模式下客户端软件版本自动检测升级方法的设计与实现 [J] . 贾令涛 . 今日制造与升级 . 2020,第010期
4. 一种多攻击模式下精确成像制导武器跟踪末端目标修正时的视线角速度输出控制方法 [J] . 佐大伟 ,韩邦杰 ,黄立新 . 自动化应用 . 2019,第011期
5. 非连接模式下用户和服务器对话的一种通用方法 [J] . 范新龙1 ,董奇1 . 卫星电视与宽带多媒体 . 2019,第010期
6. 一种静态功耗为"零"的智能仪器仪表设计新方法 [C] . 李文兴 . 第十六届全国测控、计量、仪器仪表学术年会 . 2006
7. 基于FPGA实现的带有减小DRAM写延迟的Cache的DDR2控制器的设计 [A] . 王玥 . 2009

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号