模拟集成电路

摘要： “模拟集成电路”课程不仅需要讲解理论知识,还需要相应的实验环节。目前课程的实验环节存在实验题目和内容与教学环节结合不紧密、与工程实践结合不紧密的问题,学生很难掌握电路及版图设计方法,因此很难取得较好的教学效果。对“模拟集成电路”课程实验教学进行改革,以工程应用实践中应该掌握的全部技能为目标,采用项目化的实验教学方式,并在实验流程的多个步骤设置明确的考核内容。实践检验表明,该实验教学改革取得了良好的成效。

摘要： 1965年,晶体管在汽油发动机上替代了点火系统中的机械部件。之后,随着电子技术的发展,IGBT、MOSFET、模拟集成电路、数模混合集成电路、电源管理芯片、存储芯片及传感芯片等电子器件逐步成为车辆不可或缺的基础元件。上世纪八十年代末,在单一硅片上集成了CPU、嵌入式存储、时钟、A/D转换、PWM及I/O等各类外设接口的微控制器横空出世。微控制器也称MCU、单片机、嵌入式系统、片上系统或System-On-a-Chip。

摘要： 基于0.13μm SiGe BiCMOS工艺设计了高速线性行波马赫-曾德尔调制器(Mach-Zehnder Modulators,MZM)驱动器。驱动器主要由三个部分组成,分别是输入级、输出级和直流消除(Direct Current Offset Compensation,DCOC)。输入级在差分对的发射极引入可变电容和可变电阻来实现增益可调的功能,在输出节点采用了并联电感峰化技术来提高带宽;输出级中采用了击穿电压倍增技术来获得大摆幅输出电压,以及采用了并联电感峰化技术来提高带宽;DCOC通过在行波MZM驱动器的输出和输入之间建立反馈以消除直流失调,并且采用了一阶低通滤波器以保证环路稳定。仿真结果显示,驱动器的增益可以在较大的范围内可调,DCOC环路的相位裕度高达82°,最高工作速率为100 Gb/s,输出Vpp约为4 V,可以很好地驱动行波MZM。

摘要： 随着半导体制造技术的不断进步,CMOS工艺器件制造工艺已经发展到了纳米级别,元件尺寸不断减小,集成电路结构及版图复杂化程度不断提高,器件彼此之间不匹配现象也随之越来越严重,从而在一定程度上影响到射频/模拟集成电路的性能,甚至会导致电路不能正常工作。这一失配现象会影响到多路模拟系统、差分对、电流镜、带隙基准电压源、A/D转换器、D/A转换器这些基本的模拟电路单元结构;在数字系统这类大规模存储器的设计中,也必须考虑晶体管失配对子存储单元时钟信号的影响,因此匹配也同样重要。在一定程度上来说,在特定工艺下器件失配程度决定了电路的最终设计精度和成品率。

摘要： 由中国核学会辐射物理分会、模拟集成电路国家级重点实验室、强脉冲辐射环境模拟国家重点实验室等联合主办,《现代应用物理》期刊等协办的第四届“空间辐射物理及应用-半导体与集成电路辐射效应”高级讲习班于2022年9月23日-26日在浙江绍兴举办。讲习班上,邱爱慈、潘德炉、吴宜灿、房建成、夏佳文、陈伟等15位院士、专家聚焦各自领域,先后就国际局势对于科技发展影响、前沿科技应用创新、集成电路发展趋势、半导体器件研究、高端人才培育等,开展进一步的交流探讨。来自全国各相关科研院所的100多位代表参加了会议。

摘要： 本文介绍集成电路后端设计方向课程群的建设及课程群与专业的关系.该课程群主要包括数字集成电路后端设计、模拟集成电路后端设计和高速PCB设计3门课程,着重介绍教学大纲修订及理论与实践教学方法的改革、教材建设、课程考核办法的改革及网络课程的建设等.

摘要： 介绍了一种基于源串联终端(Source-Series Terminated)驱动结构的高速(28Gbps)SERDES发射器设计.详述了整个TX的架构与原理;采用数模混合控制的时钟占空比校准(DCC)电路,有效降低了DCD;并且改进了一种基于SST结构的阻抗调谐与加重均衡解耦的发射单元结构,大大降低了逻辑控制的复杂程度.该发射器电路可用于对传输速率要求在1 Gbps~28 Gbps的FPGA.设计采用了中芯国际14 nm FinFET工艺制作,样品测试结果显示,输出速率在28 Gbps速率下时,发射器指标满足PCIE 4.0协议标准.

摘要： 本文简单介绍了模拟集成电路,通过对单侧点及多测点的模拟集成电路测试模式分析,以及模拟集成电路故障诊断方法,探讨基于单测点的模拟集成电路测试系统平台设计与实现方案.电子系统的稳定性要求电路设计中的各个环节不断完善,这也成为模拟集成电路测试技术,以及故障诊断方案的发展动力.

摘要： 为解决单纯模拟电路实现低频锯齿波需耗费巨大面积并引入更大干扰的问题,提出一种便于集成的数模混合低频锯齿波生成电路.通过数字时钟控制不同的电平按时序释放形成梯形锯齿波.通过调节时钟频率、计数周期和电平高低,实现对梯形低频锯齿波的频率和幅值的调整,增强电路的可移植性.电路由双复位分频器、数字译码器、电阻分压网络和滤波反馈网络组成,用于电子点火器控制芯片中生成低频PWM波,控制功率管导通时间的改变,保证输出电压不随电源电压的变化而变化.采用格罗方德0.18μm BCD工艺设计,实现了周期为10.6 ms的大周期梯形锯齿波.仿真结果和芯片实测结果高度一致.

摘要： "模拟电子技术"是一门重要的学科基础课程,要求学生熟悉电子器件的基本性能,掌握典型放大电路和不同功能模拟集成电路的基本分析方法。《模拟电子技术实验》是针对"模拟电子技术"的实践课,要求学生巩固和加深所学"模拟电子技术"对应的理论知识,通过在实验室对实际电路的搭建和分析,重点培养学生动手能力和解决实际问题的能力。

摘要： 介绍了环境因素对模拟集成电路的影响，分析了如何通过设计、制造、试验、管理等手段来提高军用模拟集成电路的环境适应性，并提出了目前军用模拟集成电路环境适应性工作中存在的不足和改进的方向。

摘要： 针对模拟集成电路故障的诊断问题，本文提出了一种电源动态电流、小波包分解、熵和改进遗传神经网络相结合的故障诊断的新方法．首先采用串并联电阻技术对MOS器件建立软硬故障的统一模型，然后提取模拟集成电路电源的动态电流信息，并进行小波包分解，以小波包分解后系数的能量及能量熵组成故障特征向量，最后采用一种改进的遗传神经网络完成模拟集成电路故障诊断．文中详细给出了故障诊断的原理和过程，实验结果验证了该方法的有效性．

摘要： 本文根据模拟集成电路设计自动化研究存在的几个问题首次提出模拟集成电路设计完整性概念，然后给出了未来以设计完整性为核心的不同设计层次之间迭代次数比较少的全新的模拟集成电路设计自动化流程，并详细介绍了流程中各个设计层次的约束条件种类及其自动生成的技术基础、有效组织流程的面向对象的统一的模拟电路设计项目管理方法，以及在电路级、布图规划、器件布局和物理互连阶段确保模拟集成电路设计完整性的有关自动调试及修正方法，最后展望了其中的一些关键技术。

摘要： 针对模拟集成电路在线测试困难的特点，本文基于BIST结构对模拟集成电路的测试提出了一种新的测试方案，这种算法在测试电路中易于实现，并且容易嵌入到待测芯片中，为模拟集成电路可测试性设计提出了一种新的测试结构和测试算法。

摘要： 本文展示了一种用于分布式太阳能电池阵列最大功率点跟踪(DMPPT)的模拟控制芯片的设计与实现.该芯片采用一种基于“扰动-观察”算法的负反馈回路来实现精确的跟踪.考虑到DMPPT拓扑结构的多环复杂性,文中对考虑非理想因素的小信号模型进行了分析.控制器采用PWM+burst的双模式控制策略,实现了任意照射强度下的高效跟踪.在极低光照的情况下,扰动算法会被关闭以减少损耗.最后,本文将展示仿真和实验结果及做相应的讨论,并给出分布式DMMPT结构与集总式CMPPT结构下的输出功率的比较.

摘要： 本文展示了一种用于分布式太阳能电池阵列最大功率点跟踪(DMPPT)的模拟控制芯片的设计与实现.该芯片采用一种基于“扰动-观察”算法的负反馈回路来实现精确的跟踪.考虑到DMPPT拓扑结构的多环复杂性,文中对考虑非理想因素的小信号模型进行了分析.控制器采用PWM+burst的双模式控制策略,实现了任意照射强度下的高效跟踪.在极低光照的情况下,扰动算法会被关闭以减少损耗.最后,本文将展示仿真和实验结果及做相应的讨论,并给出分布式DMMPT结构与集总式CMPPT结构下的输出功率的比较.

摘要： 本文展示了一种用于分布式太阳能电池阵列最大功率点跟踪(DMPPT)的模拟控制芯片的设计与实现.该芯片采用一种基于“扰动-观察”算法的负反馈回路来实现精确的跟踪.考虑到DMPPT拓扑结构的多环复杂性,文中对考虑非理想因素的小信号模型进行了分析.控制器采用PWM+burst的双模式控制策略,实现了任意照射强度下的高效跟踪.在极低光照的情况下,扰动算法会被关闭以减少损耗.最后,本文将展示仿真和实验结果及做相应的讨论,并给出分布式DMMPT结构与集总式CMPPT结构下的输出功率的比较.

摘要： 本文展示了一种用于分布式太阳能电池阵列最大功率点跟踪(DMPPT)的模拟控制芯片的设计与实现.该芯片采用一种基于“扰动-观察”算法的负反馈回路来实现精确的跟踪.考虑到DMPPT拓扑结构的多环复杂性,文中对考虑非理想因素的小信号模型进行了分析.控制器采用PWM+burst的双模式控制策略,实现了任意照射强度下的高效跟踪.在极低光照的情况下,扰动算法会被关闭以减少损耗.最后,本文将展示仿真和实验结果及做相应的讨论,并给出分布式DMMPT结构与集总式CMPPT结构下的输出功率的比较.

摘要： 采用双极工艺，实现了一种高精度基准电压源电路。通过计算和仿真，阐述了镜像电流补偿、分压网络补偿和be结二阶温度系数的补偿方法。将三者结合起来，设计了一种电源电压抑制比和温度稳定性良好的电压基准源芯片。通过实际投片，验证了单元电路的应用效果。

摘要： 采用双极工艺，实现了一种高精度基准电压源电路。通过计算和仿真，阐述了镜像电流补偿、分压网络补偿和be结二阶温度系数的补偿方法。将三者结合起来，设计了一种电源电压抑制比和温度稳定性良好的电压基准源芯片。通过实际投片，验证了单元电路的应用效果。

摘要： 本发明公开了一种基准电流产生电路，包括：启动电路和核心电路，所述核心电路包括电流镜模块和带交叉耦合结构的基准电流产生模块；所述带交叉耦合结构的基准电流产生模块包括第一晶体管、第二晶体管、第三晶体管、第四晶体管以及第一电阻，所述第一晶体管的基极与所述第二晶体管的集电极以及所述第四晶体管的发射极耦合，所述第二晶体管的基极与所述第一晶体管的集电极以及所述第三晶体管的发射极耦合，所述第一晶体管的发射极接地，所述第二晶体管的发射极经第一电阻接地，其中，所述第一、第四晶体管的发射极面积相等，所述第二、第三晶体管的发射极面积相等。

摘要： 本申请涉及一种差分电路和模拟集成电路，将差分电路中的差分管和负载管的分管设置在dummy管之间，并设置为第一差分管的分管到dummy管的分管的有源区长度等于第二差分管的分管到dummy管的分管的有源区长度，第一负载管的分管到dummy管的分管的有源区长度等于第二负载管的分管到dummy管的分管的有源区长度，使得第一差分管和第二差分管的分管周围的环境一致，以及第一负载管与第二负载管的分管周围的环境一致，从而获得良好的工艺匹配，降低加工过程中LOD效应对核心器件的影响。此外，利用dummy管使阱边缘远离差分管和负载管，从而降低WPE效应。如此，可保证在深亚微米工艺条件下有效降低LOD效应和WPE效应对电路的影响，提高了深亚微米工艺条件下的电路性能。

摘要： 本发明提供了一种用于模拟集成电路不同电压域的无静态功耗电路装置，其可以让使能电路达到零静态功耗。其包括4个连接端口:电源Vdd，地Vss，输入Ven_in和输出Ven_out；M1～M6是PMOS晶体管，M7和M8是NMOS晶体管，INV1～INV4是反相器；Ven_in连接电阻R1和反相器INV1的输入端；INV1的电源连接到M2的漏极；INV1的输出端连接到M8的栅极和反相器INV2的输入端；INV2的电源连接到R1的另一端；INV2的输出端连接到M7的栅极和M1的漏极；M1的源极和M2的漏极以及电容Cbs的一端连接；M2的栅极和M3的漏极、M3和M4的栅极以及电容Cst的一端连接；M4和M5的漏极、M6的栅极以及M7的漏极连接；M5的栅极、M6和M8的漏极以及反相器INV3的输入端连接；INV3的输出端连接到INV4的输入端和M1的栅极；INV4的输出端就是Ven_out。

摘要： 本申请公开一种带隙基准电路及模拟集成电路，该带隙基准电路包括电流模式调节器，用于接入电源电压；带隙基准电压产生电路，其电源输入端与电流模式调节器的电源输出端连接；全CMOS带隙核心电路，其电源输入端与电流模式调节器的电源输出端连接，全CMOS带隙核心电路，用于产生带隙基准电流并镜像至带隙基准电压产生电路，以使带隙基准电压产生电路产生带隙基准电压。本申请提高了带隙基准电路的稳定性，并降低了带隙基准电路自身的功耗。

摘要： 本发明提出了一种面向模拟集成电路的子电路匹配方法，包括：读取电路网表文件，对电路中的元件节点定义节点标签进行区别；分别对所述元件进行拓扑，生成有向电路拓扑图；对所述子电路的节点搜索顺序进行排序，并依此动态选择所述模拟集成电路的若干个节点，从而组成多个节点对并组织成搜索树，所述搜索树的一个树节点代表一个子图状态；将所述节点对加入到所述树节点中形成一个新的子图状态，当加入同一子电路的节点和不同模拟集成电路的节点所组成的节点对时，所述搜索树形成不同的分枝；对所述搜索树中的无效分枝进行剪枝，从而对所述子电路和所述模拟集成电路的节点进行快速匹配。本发明具有能够实现高准确率、低计算复杂度的电路匹配的效果。

摘要： 本发明属于高压模拟集成电路领域，公开了一种应用于高压模拟集成电路的低压熔丝修调电路，包括P型DMOS管DP1、N型DMOS管DN1、电流镜、下拉单元、第一N型MOS管MN1、第一二极管D1、电阻R1、熔丝F1、反相器INV1、与门AND1、偏置电流输入端IBIAS、高压供电电压端VDDH、低压供电电压端VREG以及地端GND，反相器INV1的输出端上设置熔丝状态指示输出端DOUT；与门AND1的第一输入端上设置烧写控制输入端W_EN，与门AND1的第二输入端上设置熔丝状态指示输入端DIN。通过全新的电源切换电路，从而实现熔丝烧写时可以直接从外部电源获取足够的烧写电流，同时，在正常工作时可以切换至内部低压供电，避免外部高压对低压熔丝修调电路的损坏。

摘要： 本申请涉及一种差分电路和模拟集成电路，将差分电路中的差分管和负载管的分管设置在dummy管之间，并设置为第一差分管的分管到dummy管的分管的有源区长度等于第二差分管的分管到dummy管的分管的有源区长度，第一负载管的分管到dummy管的分管的有源区长度等于第二负载管的分管到dummy管的分管的有源区长度，使得第一差分管和第二差分管的分管周围的环境一致，以及第一负载管与第二负载管的分管周围的环境一致，从而获得良好的工艺匹配，降低加工过程中LOD效应对核心器件的影响。此外，利用dummy管使阱边缘远离差分管和负载管，从而降低WPE效应。如此，可保证在深亚微米工艺条件下有效降低LOD效应和WPE效应对电路的影响，提高了深亚微米工艺条件下的电路性能。

摘要： 本发明涉及降低射频/模拟集成电路功耗的电路，包括电流或电压基准模块， 还包括连接在电流或电压基准模块输入端的译码器模块，电流或电压基准模块还包括输出端控制电路，输出端控制电路包括多个控制单元，控制单元包括开关MOS管和基准MOS管，开关MOS管的D极与基准MOS管的S极连接，开关MOS管的G极与与非门电路的输出端连接，基准MOS管的G极与基准电流或电压产生电路的输出端连接，基准MOS管的D极输出调节后的基准电流或电压，各个控制单元中的基准MOS管尺寸各不相同。本发明解决了现有电路所提供的基准电流或电压无法控制导致功耗高的技术问题，本发明实现外部控制基准电流或电压，从而降低电路功耗的优点。

摘要： 本实用新型公开了一种模拟集成电路芯片内部节点直流电压的测试电路，设置于模拟集成电路芯片内部且用于测试模拟集成电路芯片内部的2

摘要： 一种用于模拟集成电路测试系统的高压测试电源专用电路，它由精密DA转换电路、自举升压专用控制电路、电流控制电路、精密电流测量电路和高压测量电路组成；所述的精密DA转换电路分别连接自举升压专用控制电路和电流控制电路；所述的自举升压专用控制电路连接高压测量电路；所述的电流控制电路连接精密电流测量电路；所述的电流控制电路连接自举升压专用控制电路；本实用新型解决了部分带高压产品需要进行二次测试的技术问题。