基于0.5 μm CMOS集成电路高低压兼容技术研究

摘要

将高压MOSFETs器件集成到低压CMOS数字和模拟电路中的应用越来越频繁.文章参考了Parpia提出结构,将高压NMOS、PMOS器件制作在商用3.3V/5V0.5μmN-阱CMOS工艺中,没有增加任何工艺步骤,也没有较复杂BiCMOS工艺中用到的P-阱、P+、N+埋层,使用了PT注入.通过对设计结构的PCM测试,可以得到高压大电流的NMOS管BVdssn＞23V～25V,P管击穿BVdssp＞19V.同时,文章也提供了高压器件的设计思路和结果描述.