一种无运放高电源抑制比的带隙基准设计

摘要

为满足集成电路中高电源抑制比/低温度系数的要求,设计了一款没有运放的精简的带隙电压电路.相比传统有运放结构,电路芯片面积更小且具有更低的电流损耗.并在0.5μm CMOS工艺下进行了仿真,仿真结果表明,在-40℃～+100℃温度范围内电路的温度系数为17×10-6,电源抑制此PSRR在100kHz以下达到-50 dB,在1kHz以下能达到-80 dB,而整个电路在3.3 V电压下电流损耗仅为24 μA.