基于FPGA的高阶跟踪环路的设计与实现

摘要

本文针对北斗的大动态应用领域提出了一种基于FPGA的高阶跟踪环路解决方案,能够根据载体动态自适应调整跟踪方案和参数,满足跟踪精度的需求。同时,本设计以Verilog HDL语言实现各功能模块,与采用FPGA厂商的IP核相比可以节省30%硬件资源,有效降低了成本和功耗,便于不同FPGA平台的无缝移植以及基带芯片的加速设计与流片,尽快满足市场目前对北斗大动态应用基带芯片的需求。