退出
我的积分:
中文文献批量获取
外文文献批量获取
赵根; 陈正楠; 叶琳琳; 兰兴宇; 孙静; 马彧;
大连理工大学城市学院,辽宁大连116100;
Verilog; FPGA; 洗衣机电路系统;
机译:在Verilog-A中为电子电路设计实现的FinFET的栅极泄漏电流模型
机译:使用Verilog-HDL进行逻辑电路设计教育
机译:Verilog-HDL的逻辑电路设计教育
机译:基于Verilog HDL语言的自动洗衣机的设计
机译:基于软件代理的环境框架,用于链接Verilog的分布式仿真。
机译:使用基于压电陶瓷的智能洗衣机基于阻抗的岩石螺栓预应力监测-一项可行性研究
机译:用于混合CMOS光子电路设计的硅行波调制器的紧凑Verilog-A建模
机译:基于有界模型检验的C和Verilog程序的行为一致性
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:将条件表达式从非Verilog硬件描述语言转换为Verilog硬件描述语言并同时保留适用于逻辑综合的结构的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。