首页> 中文期刊> 《数字通信世界》 >基于FPGA的半并行FIR滤波器设计

基于FPGA的半并行FIR滤波器设计

     

摘要

为了提高FIR滤波器的运算速度和降低资源消耗,本文提出了一种新颖的半并行FIR虑波器设计方法.该方法有固定的延时,可以根据滤波器抽头数的不同,得到不同的最高数据输入速率.仿真结果表明,该滤波器设计方法在高速数字下变频器的设计中有较好的性能,并且通过优化设计,可以在一个FPGA实现多个滤波器模块.

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号