基于Verilog的偶数分频器设计

摘要

分频器是数字电路设计中常用的基本电路。文章采用Verilog HDL语言利用现场可编程门阵列(FPGA)设计分频器,并应用电子设计自动化工具对不同的描述方式分别进行仿真和综合,通过对源代码和逻辑电路的分析比较,证明源代码的编写结构决定逻辑电路的复杂程度。