4 bit相位量化ADC设计与实现

摘要

分析了应用于DRFM系统的4bit相位ADC原理并介绍了一种4bit相位ADC电路结构,该电路采用类似于幅度ADC的Flash拓扑在标准半导体工艺下设计并实现,芯片面积2.3mm×1.7mm,功耗620mW,数字输出满足LVDS电平标准。测试结果显示该ADC瞬时带宽高于1GHz,动态范围大于26dB。