退出
我的积分:
中文文献批量获取
外文文献批量获取
许琪; 沈绪榜; 钱刚; 李莉; 赵宁;
西安微电子技术研究所;
浮点阵列乘法器; LSRISC; 微处理器; 设计;
机译:通过32位顺序乘法器实现乘法器和累加器单元最佳延迟和面积的VHDL设计与实现
机译:通过32位顺序乘法器实现乘法器和累加器单元最佳延迟和面积的VHDL设计与实现。
机译:使用Vedic乘法器,阵列乘法器和组合整数和浮点倍增器(CIFM)实现32位复合点乘法器的实现
机译:使用Altera的设计环境和FPGA设计和实现浮点乘法器
机译:NULL约定浮点乘法器
机译:低功耗32位x 32位乘法器设计,采用流水线模块智能关闭1
机译:利用G4-FET技术设计和仿真可编程存储器/乘法器阵列
机译:具有32位展位编码的数组乘法器的双精度浮点乘法器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。