首页> 外文OA文献 >Low-Power 32bit x 32bit Multiplier Design with Pipelined Block-Wise Shutdown1

【2h】

Low-Power 32bit x 32bit Multiplier Design with Pipelined Block-Wise Shutdown1

机译：低功耗32位x 32位乘法器设计，采用流水线模块智能关闭1

页面导航

著录项
相似文献
相关主题

著录项

作者
Yong-ju Jang; Yoan Shin; Min-cheol Hong; Jae-kyung Wee; Seongsoo Lee;
展开▼
作者单位

展开▼
年度 2008
总页数
原文格式 PDF
正文语种
中图分类

相似文献

外文文献
中文文献
专利

1. Power management and interfaces improve 32bit MCU performance: Jack Shandle examines how the addition of cutting edge interfaces, power management facilities and improved performance is pushing 32bit microcontrollers to new heights [J] . Colin Holland Embedded Systems Europe . 2005,第63期

机译：电源管理和接口提高了32位MCU的性能：杰克·香德尔（Jack Shandle）研究了最先进的接口，电源管理设施和性能提高如何将32位微控制器推向新高度
2. Design of a 3-V 300-MHz low-power 8-b/spl times/8-b pipelined multiplier using pulse-triggered TSPC flip-flops [J] . Jinn-Shyan Wang, Po-Hui Yang IEEE Journal of Solid-State Circuits . 2000,第4期

机译：使用脉冲触发TSPC触发器设计3V 300MHz低功耗8b / spl次/ 8b流水线乘法器
3. A pipelined multiplier-accumulator using a high-speed, low-power static and dynamic full adder design [J] . Shyh-Jye Jou, Chang-Yu Chen IEEE Journal of Solid-State Circuits . 1997,第1期

机译：使用高速，低功耗静态和动态全加器设计的流水线乘法器-累加器
4. Low-Power 32bitx32bit Multiplier Design with Pipelined Block-Wise Shutdown [C] . Yong-Ju Jang, Yoan Shin, Min-Cheol Hong, International Conference on High Performance Computing(HiPC 2005); 20051218-21; Goa(IN) . 2005

机译：具有流水线明智关闭功能的低功耗32bitx32bit乘法器设计
5. A High-Speed Low-Power Modulo 2(n)+1 Multiplier Design Using Carbon-Nanotube Technology. [D] . Qi, He. 2012

机译：使用碳纳米管技术的高速低功耗模2（n）+1乘法器设计。
6. A Low-Power Time-Division-Multiplexed Vector Matrix-Multiplier for a Vestibular Prosthesis [O] . Hakan Töreyin, Pamela T. Bhatti -1

机译：一种用于前庭假体的低功耗时分多路复用矢量矩阵乘法器
7. Design and Implementation of 32bit Complex Multiplier using Vedic Algorithm [O] . 2015

机译：使用Vedic算法的32位复数乘法器的设计与实现

Low-Power 32bit x 32bit Multiplier Design with Pipelined Block-Wise Shutdown1

著录项

相似文献

相关主题

期刊订阅