采用对称结构MRF逻辑的亚微瓦级超低功耗加法器设计

摘要

文中提出了一种具有高抗干扰能力的对称结构改进型MRF逻辑,并由此采用混合设计策略实现了一个8位超前进位加法器.该加法器在Synopsys HSPICE模拟仿真平台上使用台积电的65nm低Κ电介质工艺器件模型进行了验证.电路仿真结果表明,在0.25V的工作电压下,该加法器的功耗达到了亚微瓦级.与先前的对应设计相比,晶体管数量减小44.3%,功耗降低了34.9%～38.8%.