利用灵敏放大型逻辑的防御差分功耗分析加法器

摘要

本发明公开了一种利用灵敏放大型逻辑的防御差分功耗分析加法器，由四个二输入与非/与门、八个二输入异或/同或门、二十二个反相器和超前进位产生电路构成加法器；优点是采用TSMC 65nm CMOS工艺，通过Spectre工具对电路进行仿真分析，实验结果表明本发明的加法器具有正确的逻辑功能，相比传统加法器电路在功耗独立性能提升97％，能够有效的抵御差分功耗分析。