基于混合编码DAC的低功耗SAR ADC设计

摘要

设计了一种基于混合编码DAC的低功耗SAR ADC.其分段电容DAC采用混合编码,减小了短时脉冲波形干扰的影响;为降低DAC寄生效应和电容阵列失配误差的影响,在DAC和比较器的版图设计中考虑了一些匹配技术.采用GF(Global Foundry)0.35μm CMOS工艺流片验证,该ADC在500KSPS的速度下其INL在-0.6～0.4LSB区间范围内,DNL在-0.2～0.7LSB区间范围内,SNDR为54.13dB,有效位为8.7位.整个电路的功耗为537.9μW.