基于SAR的高速低功耗ADC研究与设计

目录

声明

致谢

第一章 绪论

1.1 研究背景及意义

1.2 国内外研究现状

1.3 本文的研究内容和结构安排

第二章 SAR ADC分析及考虑

2.1 ADC的主要性能参数

2.1.1 静态性能参数

2.1.2 动态性能参数

2.2 SAR ADC基本转换原理和结构

2.3.1 速度限制因素

2.3.2 速度提升策略

2.4 Multi-bit/cycle SAR ADC

2.5 本文的考虑

第三章 2b/cycle SAR ADC设计

3.1 系统设计

3.1.1 整体结构设计

3.1.2 整体时序设计

3.2 采样保持模块设计

3.2.1 采样开关

3.2.2 采样方式的考虑

3.2.3 采样时钟调整电路

3.3.1 DAC原理及结构

3.3.2 基于2b/cycle的低功耗电容开关方案

3.3.3 电容DAC设计

3.4 高速比较器设计

3.5 异步SAR逻辑设计

3.6 位电容开关设计

3.7 寄存器阵列和译码模块设计

3.8 整体仿真结果及对比

第四章 版图设计

4.1 电容DAC版图设计

4.2 比较器版图设计

4.3 采样开关版图设计

第五章 总结与展望

5.1 本文工作总结

5.2 后期工作展望

参考文献

攻读硕士学位期间的学术活动及成果情况