首页> 中文期刊>计算机测量与控制 >基于BIST的动态可重构FPGA的时延故障测试方法

基于BIST的动态可重构FPGA的时延故障测试方法

     

摘要

FPGA市场已经进入极速发展时代,不同的销售商已向市场投入更多更快的FPGA器件.随着FPGA器件的迅速发展,FP-GA的密度和复杂程度也越来越高,使大量的故障难以使用传统方法进行测试.因此,对FPGA器件的故障测试和故障诊断方法进行更全面的研究具有重要意义.为此重点研究了动态重构FPGA及其基本结构、特点;在此基础上探讨了基于BIST技术的FPGA时延故障测试方法,并成功应用于Lattice ORCA 2C系列FPGA中.实验证明,该BIST方法是可行且有效的,并且不需要昂贵的ATE设备.

著录项

  • 来源
    《计算机测量与控制》|2009年第1期|5-8|共4页
  • 作者单位

    湖南大学电气与信息工程学院,湖南,长沙,410082;

    湖南大学电气与信息工程学院,湖南,长沙,410082;

    湖南大学电气与信息工程学院,湖南,长沙,410082;

    湖南大学电气与信息工程学院,湖南,长沙,410082;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类 TP407;
  • 关键词

    BIST; FPGA; 动态可重构; 时延故障;

  • 入库时间 2023-07-24 20:21:00

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号