退出
我的积分:
中文文献批量获取
外文文献批量获取
黄杰勇; 邓春健;
电子科技大学中山学院计算机工程系;
广东中山;
528402;
数字逻辑电路; Verilog HDL; 硬件设计;
机译:使用Verilog进行数字逻辑设计:编码和RTL综合
机译:基于职业技能大赛推进高职汽车营销与服务专业课程体系的改革与探索
机译:基于CDIO的电路课程教学改革与探索。
机译:基于Verilog HDL的浮点算法在人工神经网络中数字逻辑电路的实现
机译:基于软件代理的环境框架,用于链接Verilog的分布式仿真。
机译:基于非线性动力学的数字逻辑和电路
机译:基于翻转课堂模式的模拟电路教学研究
机译:基于有界模型检验的C和Verilog程序的行为一致性
机译:Spice到Verilog网表转换器以及使用Spice进行Verilog和Verilog进行Spice翻译的设计方法
机译:将条件表达式从非Verilog硬件描述语言转换为Verilog硬件描述语言并同时保留适用于逻辑综合的结构的方法
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。