退出
我的积分:
中文文献批量获取
外文文献批量获取
魏浚峰; 王东; 山丹;
大连东软信息学院电子工程系,辽宁大连,116023;
卷积神经网络; 现场可编程门阵列; 加速器; 并行化,流水线;
机译:基于OpenCL的异构计算框架下基于FPGA的卷积神经网络加速器设计
机译:基于FPGA的排序加速器的设计与实现
机译:基于数据优化的基于FPGA的卷积神经网络加速器的实现
机译:基于FPGA的嵌入式设备卷积神经网络的加速器
机译:基于FPGA的脉冲电子顺磁共振应用时序脉冲编程器的设计与实现
机译:基于FPGA加速器提升卷积神经网络性能
机译:基于JaVa和JaVa servlet的基于Web的供应中心物料请求和跟踪(smaRT)系统的设计与实现
机译:卷积神经网络加速器的设计与实现方法及装置
机译:卷积神经网络加速器的设计与实现方法和装置
机译:生成时钟信号,以实现基于周期的,可重复的基于FPGA的FPGA硬件加速器
抱歉,该期刊暂不可订阅,敬请期待!
目前支持订阅全部北京大学中文核心(2020)期刊目录。