首页> 中文期刊> 《中国集成电路》 >基于FPGA的新的DDS+PLL时钟发生器

基于FPGA的新的DDS+PLL时钟发生器

开具论文收录证明 >>

期刊封面封底目录下载 >>

文献代查 >>

页面导航

摘要
著录项
相似文献
相关主题

摘要

针对直接数字频率合成(DDS)和集成锁相环(PLL)技术的特性,提出了一种新的DDS激励PLL系统频率合成时钟发生器方案.且DDS避免正弦查找表,即避免使用ROM,采用滤波的方法得到正弦波.

著录项

来源
《中国集成电路》 |2006年第8期|27-29|共3页
作者
王雅君; 吴玉广; 黎文福;
展开▼
作者单位

西安电子科技大学微电子所;

西安电子科技大学微电子所;

西安电子科技大学微电子所;

展开▼
原文格式 PDF
正文语种 chi
中图分类计算技术、计算机技术;
关键词
DDS; PLL; 正弦波查找表; ROM; 相位控制字; 频率控制字;

相似文献

中文文献
外文文献
专利

1. 基于DDS+PLL技术的高频时钟发生器 [J] . 王轶 ,朱江 . 现代电子技术 . 2004,第014期
2. FPGA片上时钟发生器快速自校准方案 [J] . 董方源 ,杨海钢 ,韦援丰 . 电子与信息学报 . 2009,第006期
3. 采用FPGA的高速CCD相机的时钟发生器 [J] . 冯勇 ,牟丹丹 ,杨旭强 . 传感器与微系统 . 2002,第010期
4. 精工爱普生新选用的可编程时钟发生器 [J] . . 电子制作 . 2013,第12期
5. IDT推新可编程多相位锁相环路时钟发生器 [J] . . 电力电子 . 2005,第003期
6. 基于FPGA的可在线变频的时钟发生器的设计 [C] . ZHANG Yiyun ,张译匀 ,LIAO Jiaxuan . 综合电子系统技术教育部重点实验室暨四川省高密度集成器件工程技术研究中心2012学术年会 . 2012
7. FPGA内嵌200MHz低噪声锁相环时钟发生器 [A] . 赵永胜 . 2004

获取原文

客服邮箱：kefu@zhangqiaokeyan.com

京公网安备：11010802029741号 ICP备案号：京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有

客服微信
服务号