FPGA内嵌200MHz低噪声锁相环时钟发生器

摘要

FPGA器件在通信、消费类电子等领域应用越来越广泛，随着FPGA规模的增大、功能的加强对时钟的要求也越来越高。在FPGA中嵌入时钟发生器对解决该问题是一个不错的选择。本论文首先，描述并分析了电荷泵锁相环时钟发生器的体系结构、组成单元及各单元的非理想特性；然后讨论并分析了电荷泵锁相环的小信号特性和瞬态特性；并给出了电荷泵锁相环器件参数的计算表达式。其次，研究了环形振荡器和锁相环的相位噪声特性。由于噪声性能是时钟发生器设计中的关键指标，本工作对此进行了较为详细的分析。相位噪声和抖动是衡量时钟信号的两个主要指标。文中从理论上推导了一阶锁相环的噪声特性，并建立了由噪声分析抖动和由抖动分析噪声的解析表达式关系，并讨论了环路低噪声设计的基本原则。在前面讨论和分析的基础上，利用Hynix0.35umCMOS工艺设计了200MHz电荷泵锁相环时钟发生器，并进行了仿真。设计中环形振荡器的延迟单元采用replica偏置结构，把延迟单元输出摆幅限定在确定范围，尾电流源采用cascode结构，增强电路对电源和衬底噪声的抑制作用。通过增加限流管，改善电荷泵中的开关的非理想特性。

目录

文摘

英文文摘

第一章引言

1.1可编程器件的发展历程

1.2论文的出发点

1.3主要工作和论文组织结构

第二章锁相时钟发生器概论

2.1时钟发生器实现方法

2.1.1锁相环时钟发生器

2.2电荷泵锁相环时钟发生器的基本组成

2.2.1鉴相鉴频器（PFD）

2.2.2电荷泵（CP）

2.2.3低通滤波器（LPF）

2.2.4压控振荡器

2.2.5分频器（Divder）

2.3电荷泵锁相环的连续时间模型

2.3.1记法

2.3.2 2类3阶环路

2.3.3 2类3阶环路的传递函数

2.3.4 2类3阶环路的瞬态特性

2.3.5 2类3阶环路的带宽和相位裕度φM

第三章相位噪声和抖动

3.1相位噪声和抖动

3.1.1相位噪声

3.1.2抖动

3.1.3相位噪声和抖动的关系

3.2振荡器的相位噪声

3.2.1振荡器中的相位噪声源

3.2.2振荡器噪声模型

3.3压控振荡器的设计

3.4锁相环的噪声和抖动

3.4.1相位噪声

3.4.2锁相环抖动

第四章锁相环时钟发生器的的设计

4.1总体结构

4.2环形振荡器设计

4.2.1延迟单元

4.2.2偏置电路

4.2.3输出缓冲器

4.3鉴相鉴频器

4.4电荷泵电路

4.5低通滤波器

4.6分频器

4.7偏置电路

第五章仿真结果

5.1环形振荡器的电压频率特性

5.2锁相环的锁定过程瞬态分析仿真结果

5.2.1 TT corner仿真结果

5.2.2 SS corner仿真结果

5.2.3 FF corner仿真结果

5.3锁相环的相位噪声

5.4设计总结

第六章结论

参考文献

致谢

论文独创性声明论文使用授权声明