PLL

摘要： 设计了一款DVI(Digital Visual Interface)接收芯片并提出了一种基于全数字的T.M.D.S(Transition Minimized Differential Signaling)信号接收恢复方案,能够大大降低PLL(Phase Locked Loop)的设计难度,降低芯片的硬件开销。首先介绍了芯片的整体框架和各模块的作用,然后对基于本方案的数据恢复原理和实现方式进行重点说明,最后对芯片的仿真测试结果进行了相关的讨论。测试结果表明,芯片能够兼容市面上的其他DVI产品并与之通信,满足DVI 1.0规范要求。

摘要： 锁相环(phase locked loop,PLL)频率合成器是无线电设备的重要组成部分,而相位噪声是PLL频率合成器的关键指标。本文一方面通过图文的方式阐述了PLL的相位噪声概念,另一方面通过建立PLL的闭环传输模型,分析了PLL不同传输环节引入的噪声以及不同噪声对总的输出噪声的影响,并给出了经验性的工程设计方法和相应的工程案例,以期帮助射频工程师快速提高工程设计能力。

摘要： 提出一种基于PLL的速度辨识算法,在此算法中引入闭环转子磁链观测器和幅值归一化环节,弥补PLL本身在抗干扰能力上的不足.通过闭环转子磁链观测模型抑制了转子磁链中可能出现的直流偏置,引入幅值归一化环节抑制了可能出现的转子磁链幅值波动.在仿真软件中搭建模型进行验证,结果表明在电机速度指令突变以及负载转矩突变的情况下可以保持较好的辨识效果.通过仿真结果验证了所研究速度辨识算法的正确性和有效性.

摘要： 本文为降低数字低频信号源的成本,在单片机和通用芯片平台上,采用PLL频率合成器和数字波形合成器技术设计了新的信号源,文中给出了完整的工作原理、电原理图和元件参数以及样机测试指标。结果表明,样机不仅具有数字低频信号源的频率精度和稳定性,而且元器件成本低。

摘要： 本文基于锁相频率合成技术、直接频率合成技术、直接数字频率合成技术及预置技术,通过多次变频方案,设计了一种小步进低相噪频率综合器,该频率综合器在输出频率8GHz~10GHz时,频率步进达到1μH z,相位噪声≤-120dBc/Hz@10kHz,杂散抑制≥70dB。

摘要： 频率源是各种微波系统中的重要组成部分,与电子设备的核心功能指标息息相关,直接影响到整个系统的性能。本文基于锁相频率合成技术和直接数字频率合成技术,设计了一种双环串联频率综合器,该频率综合器在输出频率5GHz~10GHz时,频率步进达到1×10^(-9)Hz,杂散抑制≥75dB,相位噪声优于-125dBc/Hz@10kHz。

摘要： 频率源是各种微波系统中的重要组成部分,与电子设备的核心功能指标息息相关,直接影响到整个系统的性能.本文基于锁相频率合成技术和直接数字频率合成技术,设计了一种双环串联频率综合器,该频率综合器在输出频率5GHz～10GHz时,频率步进达到1×10-9Hz,杂散抑制≥75dB,相位噪声优于-125dBc/Hz@10kHz.

摘要： 本文基于锁相频率合成技术、直接频率合成技术、直接数字频率合成技术及预置技术,通过多次变频方案,设计了一种小步进低相噪频率综合器,该频率综合器在输出频率8GHz～10GHz时,频率步进达到1μHz,相位噪声≤-120dBc/Hz@10kHz,杂散抑制≥70dB.

摘要： 针对永磁同步电机(PMSM)无传感器系统运行时,传统观测器存在抖振、速度估算不够精确及相位延迟等问题,针对这些问题对传统滑模观测器进行了改进研究.改进的滑模观测器采用饱和函数代替原来的开关函数来削弱抖振,采用跟随速度变化的变截止频率滤波器得到良好的滤波效果,并且转子位置补偿时,降低计算量.用锁相环模块代替反正切来提取速度、位置信号,提高估算精度,有效地改善观测效果.仿真结果表明,改进的滑模观测器具有较高的精确度和较强的鲁棒性.

摘要： 提出了一种测试RSDS接口工作频率的方法。该方法是基于Altera公司FPGA,主要工作包括PDP寻址驱动芯片的硬件测试卡设计和测试程序的编写与调试。测试程序采用Verilog HDL语言编写,通过FPGA的内部锁相环,成功将外部晶振的48MHz频率提升至178MHz。利用倍频后的FPGA内部时钟生成PDP寻址驱动芯片的各个输入信号,配合硬件测试卡的调试与测试,得到待验证的RSDS接口能够准确地工作在178MHz频率下。同时也能说明该款256路PDP寻址驱动芯片能够满足高清PDP电视对数据传输的高速要求。

摘要： 提出了一种测试RSDS接口工作频率的方法。该方法是基于Altera公司FPGA,主要工作包括PDP寻址驱动芯片的硬件测试卡设计和测试程序的编写与调试。测试程序采用Verilog HDL语言编写,通过FPGA的内部锁相环,成功将外部晶振的48MHz频率提升至178MHz。利用倍频后的FPGA内部时钟生成PDP寻址驱动芯片的各个输入信号,配合硬件测试卡的调试与测试,得到待验证的RSDS接口能够准确地工作在178MHz频率下。同时也能说明该款256路PDP寻址驱动芯片能够满足高清PDP电视对数据传输的高速要求。

摘要： 提出了一种测试RSDS接口工作频率的方法。该方法是基于Altera公司FPGA,主要工作包括PDP寻址驱动芯片的硬件测试卡设计和测试程序的编写与调试。测试程序采用Verilog HDL语言编写,通过FPGA的内部锁相环,成功将外部晶振的48MHz频率提升至178MHz。利用倍频后的FPGA内部时钟生成PDP寻址驱动芯片的各个输入信号,配合硬件测试卡的调试与测试,得到待验证的RSDS接口能够准确地工作在178MHz频率下。同时也能说明该款256路PDP寻址驱动芯片能够满足高清PDP电视对数据传输的高速要求。

摘要： 提出了一种测试RSDS接口工作频率的方法。该方法是基于Altera公司FPGA,主要工作包括PDP寻址驱动芯片的硬件测试卡设计和测试程序的编写与调试。测试程序采用Verilog HDL语言编写,通过FPGA的内部锁相环,成功将外部晶振的48MHz频率提升至178MHz。利用倍频后的FPGA内部时钟生成PDP寻址驱动芯片的各个输入信号,配合硬件测试卡的调试与测试,得到待验证的RSDS接口能够准确地工作在178MHz频率下。同时也能说明该款256路PDP寻址驱动芯片能够满足高清PDP电视对数据传输的高速要求。

摘要： 提出了一种测试RSDS接口工作频率的方法。该方法是基于Altera公司FPGA,主要工作包括PDP寻址驱动芯片的硬件测试卡设计和测试程序的编写与调试。测试程序采用Verilog HDL语言编写,通过FPGA的内部锁相环,成功将外部晶振的48MHz频率提升至178MHz。利用倍频后的FPGA内部时钟生成PDP寻址驱动芯片的各个输入信号,配合硬件测试卡的调试与测试,得到待验证的RSDS接口能够准确地工作在178MHz频率下。同时也能说明该款256路PDP寻址驱动芯片能够满足高清PDP电视对数据传输的高速要求。

摘要： 扩频通信中载波跟踪在数据解调中处于及其重要的地位,本文简要介绍了扩频通信中载波跟踪技术,详细分析了载波跟踪环路的各个组成部分,推导了各个组成部分的数学模型,最后给出了整个环路的的仿真结果.

摘要： 扩频通信中载波跟踪在数据解调中处于及其重要的地位,本文简要介绍了扩频通信中载波跟踪技术,详细分析了载波跟踪环路的各个组成部分,推导了各个组成部分的数学模型,最后给出了整个环路的的仿真结果.

摘要： 扩频通信中载波跟踪在数据解调中处于及其重要的地位,本文简要介绍了扩频通信中载波跟踪技术,详细分析了载波跟踪环路的各个组成部分,推导了各个组成部分的数学模型,最后给出了整个环路的的仿真结果.

摘要： 扩频通信中载波跟踪在数据解调中处于及其重要的地位,本文简要介绍了扩频通信中载波跟踪技术,详细分析了载波跟踪环路的各个组成部分,推导了各个组成部分的数学模型,最后给出了整个环路的的仿真结果.

摘要： 扩频通信中载波跟踪在数据解调中处于及其重要的地位,本文简要介绍了扩频通信中载波跟踪技术,详细分析了载波跟踪环路的各个组成部分,推导了各个组成部分的数学模型,最后给出了整个环路的的仿真结果.

摘要： 本发明涉及一种细步进宽带PLL驱动PLL的双环频率源，包括由参考锁相环、第一放大器、第一滤波器依次串联组成的第一电路，所述参考锁相环注入参考频率，经由第一放大器、第一滤波器后输出一个可变参考频点；由主锁相环、第二滤波器、压控振荡器依次串联组成的第二电路，所述主锁相环与第一滤波器输出端连接，主锁相环以所述可变参考频点作为参考输入经由第二滤波器、压控振荡器输出一个宽带信号；所述宽带信号分为两路，一路反馈至主锁相环，另一路依次经信号处理电路处理后输出系统所需频率，本发明具有电路简洁、调试方便、易于集成等优点。

摘要： 在一种用于减轻具有加速度敏感压控振荡器的锁相环的振动引入的相位噪声的方法中，将校正信号加至振荡器控制信号进行有源补偿，该校正信号是通过向由感测VCO上加速度的加速度传感器提供的加速度信号应用增益和均衡所生成的，自适应补偿单元在锁相环工作的同时动态调整增益、均衡的频率响应和加速度传感器的感测方向，以使有源补偿自动地适应于压控振荡器的参数。在自适应补偿单元的输入处提供加速度信号和由跟随在锁相环的相位频率检测器后面的滤波器所生成的滤波后的相差信号。在自适应补偿单元中，互相关单元计算加速度信号与滤波后的相差信号之间的相关系数和延迟，增益生成单元根据相关系数递增地计算增益以及加速度传感器的感测方向，以及均衡系数估计器根据加速度信号、滤波后的相差信号和计算出的延迟来递增地计算执行均衡的滤波器的滤波系数。

摘要： 本发明的PLL电路具有：AD转换器DA转换器，其被输入来自AD转换器的输出；滤波电路，其对DA转换器的输出信号进行滤波；压控振荡器，其根据来自滤波电路的输出信号，输出不同频率的信号；以及分频器，其对压控振荡器输出的信号进行分频，AD转换器根据从压控振荡器输出的定时信号而动作，DA转换器根据从分频器输出的定时信号，输出与AD转换器输出的值对应的模拟信号。

摘要： 本发明公开了一种PLL电路的模式转换方法，所述PLL电路包括：相位比较器、电荷泵、压控振荡器、锁定检测电路以及移位寄存器，其中所述PLL电路具有第一模式，用于快速地对输出信号进行锁定而获得所需的输出信号频率，以及通常使用的第二模式，其中所述方法包括以下步骤：利用所述比较输出信号，检测所述电荷泵的输出端的高阻抗状态，利用所述频率分频比设置信号来控制所述锁定检测信号，并且根据所控制的锁定检测信号而生成模式转换信号，以及当检测到所述高阻抗状态时，响应于所述模式转换信号，使所述PLL电路的模式从所述第一模式向所述第二模式转换或从所述第二模式向所述第一模式转换。

摘要： 本发明旨在提供一种调制精度提高了的宽带调制PLL，该宽带调制PLL的定时误差校正系统，调制定时误差校正方法，以及具有宽带调制PLL的无线通信装置的调整方法。PLL部分含有压控振荡器(101)，分频器(105)，相位比较器(104)和环路滤波器(103)。根据相位调制数据(121)，对分频器(105)的分频比进行控制并且在进行调制的同时，也控制压控振荡器(101)的输入电压进行调制。通过使用反相器(113)，把用于控制分频器分频比的相位调制数据和用于控制压控振荡器(101)输入电压的相位调制数据两者中的一个反相，并且延迟控制电路(110)，根据由滤波器(106)和环路滤波器(103)的输出信号(131)和(132)相加得到的输出信号(133)而检测出定时误差，延迟电路(111)和(112)控制定时，以校正所述定时误差。

摘要： 本发明涉及一种细步进宽带PLL驱动PLL的双环频率源，包括由参考锁相环、第一放大器、第一滤波器依次串联组成的第一电路，所述参考锁相环注入参考频率，经由第一放大器、第一滤波器后输出一个可变参考频点；由主锁相环、第二滤波器、压控振荡器依次串联组成的第二电路，所述主锁相环与第一滤波器输出端连接，主锁相环以所述可变参考频点作为参考输入经由第二滤波器、压控振荡器输出一个宽带信号；所述宽带信号分为两路，一路反馈至主锁相环，另一路依次经信号处理电路处理后输出系统所需频率，本发明具有电路简洁、调试方便、易于集成等优点。

摘要： PLL电路包括相位/频率检测器(302)、环路滤波器(304，306)、VCO(308)和反馈环路(320)。VCO能够与PLL电气断开，并且包括可编程调整电路(316)和流控振荡器(318)。为了校准，VCO与环路滤波器和反馈环路电气断开，恒定参考电压施加到电压输入端(IN)，中心频率编程代码(L)应用于调整电路，反复调节中心频率编程代码直到获得期望的中心频率，在仍然引用调节后的代码的同时，将增益编程代码(K)应用于调整电路，并且反复调节增益编程代码，直到获得期望的增益。然后VCO连接到PLL，进而PLL准备好进行正常操作。

摘要： 在一种用于减轻具有加速度敏感压控振荡器的锁相环的振动引入的相位噪声的方法中，将校正信号加至振荡器控制信号进行有源补偿，该校正信号是通过向由感测VCO上加速度的加速度传感器提供的加速度信号应用增益和均衡所生成的，自适应补偿单元在锁相环工作的同时动态调整增益、均衡的频率响应和加速度传感器的感测方向，以使有源补偿自动地适应于压控振荡器的参数。在自适应补偿单元的输入处提供加速度信号和由跟随在锁相环的相位频率检测器后面的滤波器所生成的滤波后的相差信号。在自适应补偿单元中，互相关单元计算加速度信号与滤波后的相差信号之间的相关系数和延迟，增益生成单元根据相关系数递增地计算增益以及加速度传感器的感测方向，以及均衡系数估计器根据加速度信号、滤波后的相差信号和计算出的延迟来递增地计算执行均衡的滤波器的滤波系数。

摘要： 本公开涉及PLL频率合成器、无线通信装置和PLL频率合成器控制方法。该PLL频率合成器包括：相位比较单元；电流脉冲信号生成单元；转换单元，其将来自电流脉冲信号生成单元的电流脉冲信号转换为电压信号；输出单元，其输出具有与来自转换单元的电压信号匹配的振荡频率的信号；分频器，其按照与分频比控制信号匹配的分频比对来自输出单元的输出进行分频以输出为分频信号；分频比控制信号生成单元，其基于用于N分数分频的分频比数据生成分频比控制信号；以及相位误差补偿信号生成单元，其根据分频比数据生成至少两个相位误差补偿数据，并且以不同的定时利用至少两个所生成的相位误差补偿数据来生成相位误差补偿信号。

摘要： 本发明的PLL电路具有：AD转换器DA转换器，其被输入来自AD转换器的输出；滤波电路，其对DA转换器的输出信号进行滤波；压控振荡器，其根据来自滤波电路的输出信号，输出不同频率的信号；以及分频器，其对压控振荡器输出的信号进行分频，AD转换器根据从压控振荡器输出的定时信号而动作，DA转换器根据从分频器输出的定时信号，输出与AD转换器输出的值对应的模拟信号。