全集成低相位噪声LC压控振荡器设计

摘要

提出了一种应用于ISM频段的低相位噪声LC VCO.电路采用TSMC 0.18μm 1P6M混合信号CMOS工艺进行设计,芯片版图面积740μm×700μm.在电源电压为1.8V时,后仿真结果表明,电路工作频率为2.4GHz时,调谐范围为23%.在偏离中心频率1MHz处,相位噪声为-124.2dBc/Hz.核心部分功耗约为7.56mW.