首页> 中文期刊> 《中国集成电路》 >Cadence Allegro TimingVision1环境加快高速PCB接口时序闭合的三种方法

Cadence Allegro TimingVision1环境加快高速PCB接口时序闭合的三种方法

             

摘要

1简介 在先进的高速接口上,时序闭合可能是一个反复的过程,可能会耗时又令人备受挫折。PCB设计师需要一些方法和工具,让这一过程更加高效,从而推动设计在整体上更快地上市。本文探讨全新Cadence Allegro TimingVisionTM环境加快高速PCB接口时序闭合的三种方法。

著录项

  • 来源
    《中国集成电路》 |2014年第8期|29-31|共3页
  • 作者

    Hemant Shah;

  • 作者单位

    Cadence公司;

  • 原文格式 PDF
  • 正文语种 chi
  • 中图分类
  • 关键词

相似文献

  • 中文文献
  • 外文文献
  • 专利
获取原文

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号