利用Cadence Allegro进行PCB级的信号完整性仿真

摘要

在高速PCB设计过程中,仅仅依靠个人经验布线,往往存在巨大的局限性.利用Cadence的Allegro软件包对电路进行PCB级的仿真,可以最优化线路布局,极大地提高电路设计质量,从而缩短设计周期.本文结合作者的实际设计经验,介绍使用Cadence的一般步骤并列举在使用过程中所发现的一些问题.