一种可重用的验证平台在核电FPGA仿真测试中的应用

摘要

基于FPGA开发的核电数字化仪控系统(DCS)应用环境苛刻,功能性的故障可能引起误操作,进而引发灾难性的后果,因此对FPGA开发的软件功能的测试尤为重要。传统的界面仿真测试验证效率低、可重用性差,而采用验证方法学的验证平台的搭建又较为繁琐,用时较多,不能满足项目时间的要求。本文提出一种基于System Verilog搭建的可重用的验证平台,采用虚拟端口方法模拟外部芯片接口的功能,最后采用批处理的方式开启验证平台,实现自动化的仿真测试,其接口模型、算法库及验证平台自启动的框架可在不同的项目测试中使用,实现可重用性。该平台已在公司的核电站仪控系统产品的验证中得到成功应用,缩短了测试时间,并满足安全级产品认证的要求。