利用PowerPC对多片FPGA并行配置的设计与实现

摘要

为了克服JTAG等常用FPGA配置方式存在的下载速度慢等缺点,设计了一种利用Pow-erPC对多片FPGA进行并行配置的方案.借助PowerPC通用输入/输出口产生控制逻辑,利用其本地总线并行下载配置数据.该方案可以选择8 bit、16 bit以及32 bit位宽下载方式,依次实现对多片FPGA的并行配置.经实测,利用JTAG口对XC6VSX475T芯片进行配置需要48 s,而采用本方案可将配置时间缩短至1 s左右,大大缩短了配置时间.