Queen's University (Canada).;
机译:低压CMOS模拟集成电路的稳健设计和良率提高
机译:低压,低失真和轨至轨CMOS采样和保持电路
机译:低压薄氧化物CMOS技术中带有耐压电源轨ESD钳位电路的混合电压I / O接口的ESD保护设计概述
机译:采用22 nm FD-SOI CMOS技术的低压低失真采样开关设计
机译:使用主体驱动和浮栅技术的低压CMOS模拟集成电路的分析和设计。
机译:高度集成的CmOs接口电路用于sipm的基于pET成像系统
机译:低压CMOS模拟电路设计的设计技术和范例