...
机译:低压,低失真和轨至轨CMOS采样和保持电路
Faculty of Engineering, University of Miyazaki, Miyazaki-shi, 889-2192 Japan;
sample hold circuit; low-voltage circuits; boost circuits; MOS analog integrated circuits; analog circuits;
机译:低压,低功耗,高精度,AB类电流模式亚阈值CMOS采样和保持电路的分析和设计
机译:采用标准CMOS技术的低压采样保持电路,工作速率为40 ms / s
机译:用于高速轨到轨采样的低压CMOS开关
机译:具有低固定基座的非常高速低功耗低压全差分CMOS样品和保持电路
机译:利用Volterra分析设计低压低失真CMOS RF集成电路。
机译:为低压可穿戴传感器应用而优化的超薄印刷有机TFT CMOS逻辑电路的制造
机译:用于采样保持电路的低压CmOs模拟自举开关:设计和芯片表征