非对称性单电子器件模拟

摘要

缩小集成器件的特征尺寸是提高集成电路综合性能的最基本方法，也是半导体摩尔定律的基础。在传统的半导体器件中，电子被看成是经典粒子，它通常只用于电子相干长度小于器件最小尺寸的条件。随着集成器件尺寸的不断缩小，电子能级的分离程度不断增加，量子效应开始显现，当特征尺寸小于10nm后，量子隧穿效应将会使传统的半导体集成器件失效，也就是到达传统半导体集成器件的物理极限。针对这种情况，世界各国的研究单位提出了一些新的器件理论和模型，其中单电子器件(Single Electron Device，SED)是目前被认为是最有发展前景的新器件。 自单电子器件问世以来，因为其低功耗，高速率及灵敏度，成为新器件的宠儿。然而它也有增益低，不利于级联；正反向逻辑同时存在，可能出现干扰；由于隧穿几率问题，无法准确控制器件逻辑及其时间等缺点。 本文较详细介绍了单电子器件的原理、材料制备及电路器件方面的研究现状。在基于目前单电子器件设计存在的一些问题，提出了采用非对称设计来解决其中一些主要的、采用对称设计难以解决的一些问题，比如正反逻辑同时存在互相干扰、器件工作温度低、存储时间短等。文中系统的讨论了单电子器件中可能采用非对称设计的三种情况，并可应用形成不同性能，又各有特点的单电子器件：采用非对称势垒结构的单电子器件(ATBs)，由于其非对称台阶状势垒的存在，不仅使其擦写速度保持在μs和ns量级，其存储时间长达数年，有效的解决了单电子器件擦写速率与保存时间的矛盾；而采用非对称势垒形状设计的单电子隧穿二极管结构，则有效的产生负阻态。最后在基于单电子晶体管的半经典理论和主方程模型的基础上，我们提出了一种采用非对称隧穿电容设计的单电子晶体管，并用计算机模拟了对称结构的单电子晶体管和非对称隧穿电容(电阻)结构的单电子晶体管的特性。模拟结果表明，用主方程法模拟非对称隧穿电容(电阻)结构设计的晶体管，其伏安特性曲线除仍保留对称结构具有的周期性以外，还具有正弦态、电阻态、方波态、截止态四种形态，其性能也有差异。

目录

文摘

英文文摘

声明

第一章绪论

1.1引言

1.2库仑阻塞与库仑台阶

1.3本论文的主要工作

第二章单电子器件研究进展

2.1单电子存储器

2.2高灵敏度静电计

2.3电子、电流检测和基准器件

第三章单电子器件材料与制备

3.1基于Si纳米量子点的单电子器件

3.2基于碳纳米管单电子器件

3.3基于异质结二维电子气的单电子器件

3.4基于微小隧道结的单电子器件

3.5基于纳米尺度Si-MOS结构的单电子器件

3.6基于有机分子结构的单电子器件

3.7单岛SET

3.7.1金属基SET

3.7.2半导体SET

3.7.3纳米粒子SET

3.8多岛(MJT)SET

3.8.1金属基SET

3.8.2半导体SET

3.9结语

第四章单电子晶体管电路

4.1单电子数字集成电路

第五章非对称性隧穿势垒的单电子器件(ATBs)和共振隧穿二极管(RTD)

5.1非对称设计引言

5.2 ATB的特性

5.3共振隧穿二极管和势垒形状对隧穿几率的影响

5.3.1共振隧穿器件

5.3.2共振隧穿器件特点：

5.3.3势垒形状对隧穿几率的影响

第六章非对称性隧穿电容单电子管模拟

6.1模型

6.2模拟与结果

6.3结论与讨论

参考文献

致谢

在读期间发表的学术论文与取得的研究成果