系统芯片外建自测试技术研究

摘要

随着系统芯片(System-on-a-Chip，SoC)技术的发展，芯片的集成度和复杂性迅速提高，相应地，大规模集成电路测试所需要的测试数据也随之增加，而传统的自动测试设备(automatic test equipment，ATE)的存储量、工作频率以及带宽却非常有限，这使得SoC测试面临着测试时间过长、测试成本急剧增加等诸多方面问题。虽然这些问题可以通过更换高端的测试设备来解决，但这将导致测试成本的增加。
　　 本论文从代码字之间的相关性、定长码和变长码的特点、测试集被编码时的划分原则等方面入手，针对系统芯片测试过程中测试数据量大的关键问题展开研究。
　　 本文的主要工作如下：
　　 (1)考虑相邻游程代码字之间的相关性，提出一种共前缀码的测试数据压缩方案和其特例共游程码的测试数据压缩方案，实现了代码字之间的依赖性，通过将后一代码字所需要表示的长度信息分布到前一代码字中来减少代码字的长度，增强了压缩效果。
　　 (2)结合定长码和变长码的优点，提出两种混合定变长码的测试数据压缩方案，其分别在代码字级和编码方式级实现了定长码和变长码的混合。前一种方案具有变长码的编码灵活性和定长码的解压结构简单性；后一种方案的压缩效果不再受原始测试集中游程数量和长度的限制，减少了需要编码的数据量，提高了压缩效率。
　　 (3)探讨被测电路与编码方案之间的联系，提出一种选择性反向输出技术，并给出了具体的实现方法。该技术克服了编码的局部性，将被测电路与压缩技术联系起来，可以根据被测电路得到一个更易于压缩的测试集。实验结果表明，本技术对Golomb码可以提高17.28％的压缩率。
　　 (4)提出同时按翻转序列和连续序列对原测试集划分，突破了传统的划分受游程类型的限制，减少了代码字个数。在此基础上提出对相邻位逻辑运算将所有序列转化为全0序列，减少了编码的复杂度。实验结果表明，本方案的压缩率比FDR码高7.02％。
　　 (5)根据LFSR编码成功的特点，提出将原始测试集按2的幂次数重新分段。该方案使分段后的测试集中单个向量所含的确定位均匀化来提高LFSR的编码效果。实验结果表明，本方案的压缩率比混合码高2.32％。