首页> 中文学位 >14位流水线ADC中的关键电路设计
【6h】

14位流水线ADC中的关键电路设计

代理获取

目录

文摘

英文文摘

论文说明:图表目录

声明

致谢

第一章引言

1.1模数转换器发展概况

1.2国内外发展现状及课题意义

1.3论文的主要工作及结构

第二章流水线ADC的基本原理与架构

2.1 ADC的基本工作原理及典型结构

2.1.1 ADC的基本工作原理

2.1.2几种典型的ADC

2.2流水线ADC的主要性能指标

2.3流水线ADC中的误差分析

2.3.1失调电压

2.3.2增益误差

2.3.3运放的不完全建立误差

2.3.4噪声

2.4 14位流水线ADC架构

第三章关键电路的设计

3.1采样保持电路

3.1.1基本工作原理与典型结构

3.1.2非理想因素分析

3.1.3高性能采样保持电路的设计

3.2乘法型数模转换器

3.2.1基本工作原理与典型结构

3.2.2增益误差分析

3.2.3乘法型数模转换器设计

3.3锁存比较器电路

3.3.1基本工作原理与典型结构

3.3.2误差源分析

3.3.3高性能锁存比较器设计

第四章关键电路的版图设计

4.1版图设计基本原则

4.2 14位流水线ADC的整体布局

4.3关键电路的版图设计

4.3.1运放电路的版图设计

4.3.2采样保持电路版图设计

4.3.3乘法型数模转换器电路版图设计

4.3.4动态比较器电路版图设计

第五章总结与展望

参考文献

攻读硕士学位期间发表的论文

展开▼

摘要

ADC是模拟信号向数字信号转换的桥梁,随着无线通信技术的飞速发展,高速高精度ADC对于提升通信系统的性能越来越重要。流水线ADC能够兼顾速度和精度,在高速高精度ADC中获得了广泛应用。
   本文以14位流水线ADC中的关键电路作为研究重点,首先基于对流水线ADC系统误差的分析,以及精度,速度和功耗的折中考虑,确定了本文(3.5+8*1.5+3)的系统架构:前级采样保持电路+中间9级流水线结构+3位标准闪烁型ADC,其中流水线第一级采用3.5位精度,中间2~9级是1.5位精度,0.5位用于冗余校正。其次,本文分别研究了采样保持电路,乘法型数模转换器电路,运放和动态比较器,并对其进行电路设计。通过对各个关键电路结构改进和尺寸的优化,提高了流水线ADC的性能,如采样保持电路采用自举采样开关,提高了流水线ADC的采样精度;两级增益提高的运算放大器在获得高速、高增益、大输出摆幅的同时尽量降低其功耗,并逐级缩小电容及运放的尺寸以进一步优化功耗;采用动态锁存比较器,减少了流水线ADC的功耗。最后,介绍了模拟集成电路版图设计中的基本原则,设计并完成了采样保持电路,乘法型数模转换器电路,运放和动态比较器电路的版图。
   整个14位流水线ADC采用Chartered0.18μm的CMOS混合信号工艺进行设计和仿真。所采用的衬底调整采样开关,其导通电阻最大值为90.6Ω,导通电阻最大变化量为0.7Ω;运放的直流环路增益为103dB,环路带宽为1.16GHz,建立时间约为4ns;动态比较器的精度为0.1mV,静态电流为60μA。

著录项

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号