基于FPGA的压缩感知硬件优化与系统实现研究

目录

声明

第1章绪论

1.2 国内外研究现状

1.2.1 压缩感知研究现状

1.2.2 深度学习研究现状

1.3 研究理论基础

1.3.2 压缩感知典型重构算法

1.4 研究内容及组织结构

第2章压缩感知硬件系统设计

2.3.1 硬件电路设计

2.3.2 自顶而下的FPGA总体设计

2.3.3 编码器的逻辑实现

2.4 信号重构子系统

2.4.1 硬件电路设计

2.4.2 处理模块逻辑设计

第3章观测矩阵生成器设计与优化

3.2.1 二值观测矩阵的1-密度评估

3.2.2 二值随机矩阵生成方法

3.2.3 二值随机矩阵硬件实现

3.3 稀疏二值随机矩阵

3.3.1 稀疏二值随机矩阵生成方法

3.3.2 稀疏二值随机矩阵的硬件实现

3.4 本章小结

第4章压缩感知近似计算编码器

4.3 稀疏编码的二次量化

4.3.1 误差传递

4.3.2 评估条件设定

4.3.3 性能评估

4.4 二次量化的硬件实现

4.4.1 硬件资源消耗

4.4.2 最高运行频率

4.5 本章小结

第5章基于深度学习的重构方法研究

5.2.2 网络训练

5.2.3 网络性能评估

5.3 卷积型重构网络

5.3.2 网络性能评估

5.4 深度学习加速器设计

5.4.2 全连接层并行运算设计

5.4.3 卷积层流水线运算设计

5.4.4 加速器性能评估

5.5 本章小结

第6章总结与展望

6.2 研究展望

参考文献

发表论文和参加科研情况说明

致谢

附录A