一种用于实现基于FPGA的SDRAM控制系统的硬件装置

摘要

本实用新型提供了一种用于实现基于FPGA的SDRAM控制系统的硬件装置，包括FPGA单元及与其连接的若干片SDRAM；所述FPGA单元包括指令译码模块、状态机模块、读模块、写模块、数据总线和控制总线。本实用新型通过采用一个基于三段式设计理论的状态机模块对多片SDRAM进行选通读写控制、同时读或同时写控制，并满足每片SDRAM对刷新时间的要求，且不会造成数据丢失，能够适用更广的应用场景，同时在刷新状态对读写请求进行检查，能够避免状态机模块在刷新状态无法响应读写请求，因此该状态机模块的设计能够具有较好的稳定性，具有综合效率较高、便于项目后期的维护和升级等诸多优势，同时还具有优化布局和节省资源的优势。