首页> 中文学位 >基于FPGA的SHA-3算法硬件实现优化与系统设计
【6h】

基于FPGA的SHA-3算法硬件实现优化与系统设计

代理获取

目录

声明

插图索引

表格索引

符号对照表

缩略语对照表

第一章 绪论

1.1研究背景

1.2国内外研究现状

1.3论文的主要研究工作

1.4论文的结构安排

第二章 SHA-3算法理论基础

2.1哈希函数

2.2 SHA-3算法

2.3硬件实现常用优化方法分析

2.4本章小结

第三章 SHA-3算法硬件实现与优化

3.1 SHA-3算法硬件结构映射

3.2基本迭代结构

3.3 轮函数展开

3.4流水线优化

3.5垂直折叠优化

3.6本章小结

第四章 SHA-3算法的仿真与性能分析

4.1测试向量选取

4.2 SHA-3算法功能仿真

4.3 SHA-3算法综合与性能分析

4.4本章小结

第五章 SHA-3算法IP核的定制与系统设计

5.1 SHA-3算法IP核定制

5.2系统实现平台

5.3 SHA-3算法系统设计

5.4 SHA-3算法实现性能评估

5.5本章小结

第六章 总结与展望

6.1本文工作总结

6.2未来工作展望

附录A

A.1 SHA-3算法IP核实现软件部分宏定义

A.2 SHA-3算法软件实现C语言程序

参考文献

致谢

作者简介

展开▼

著录项

  • 作者

    田鑫;

  • 作者单位

    西安电子科技大学;

  • 授予单位 西安电子科技大学;
  • 学科 软件工程
  • 授予学位 硕士
  • 导师姓名 郑雪峰,侯锐;
  • 年度 2019
  • 页码
  • 总页数
  • 原文格式 PDF
  • 正文语种 中文
  • 中图分类
  • 关键词

    FPGA; 算法; 硬件实现; 优化;

相似文献

  • 中文文献
  • 外文文献
  • 专利
代理获取

客服邮箱:kefu@zhangqiaokeyan.com

京公网安备:11010802029741号 ICP备案号:京ICP备15016152号-6 六维联合信息科技 (北京) 有限公司©版权所有
  • 客服微信

  • 服务号