基于RESURF技术的高压LDMOS功率器件的性能优化

目录

声明

第1章绪论

1.1 引言

1.2 国内外研究现状

1.2.1 半导体集成电路在工艺生产领域的研究发展

1.2.2 LDMOS 功率器件优化技术的应用

1.3 研究意义和研究目的

1.4 本论文的主要研究内容

第2章高压LDMOS器件的基本特性和耐压原理

2.1 高压LDMOS 器件的击穿电压与导通电阻

2.2 器件界面物理特性

2.3 LDMOS 器件中常用的表面电场优化技术

2.3.1 RESURF 技术

2.3.2 横向变掺杂技术

2.3.3 场板与场限环技术

2.4 高压LDMOS 器件的技术难点分析

2.4.1 高压LDMOS 器件的安全工作区分析

2.4.2 高压LDMOS 器件的可靠性问题分析

2.5 本章小结

第3章普通RESURF LDMOS器件工艺生产的研究

3.1 普通RESURF LDMOS 器件的工艺流程

3.2 LDMOS 器件工艺模块分析

3.2.1 扩散和离子注入

3.2.2 光刻与刻蚀

3.2.3 薄膜生长与抛光

3.3 硅片制造过程中的沾污

3.3.1 颗粒沾污

3.3.2 金属杂质沾污

3.3.3 有机物沾污

3.3.4 自然氧化层沾污

3.3.5 静电释放沾污

3.4 本章小结

第4章 RESURF LDMOS器件结构的设计与优化

4.1 TCAD 模拟仿真软件介绍

4.2 普通RESURF LDMOS 器件结构仿真

4.2.1 普通RESURF LDMOS 器件结构优化

4.2.2 转移特性曲线分析

4.2.3 输出特性曲线分析

4.3 具有场限环的RESURF LDMOS 器件

4.3.1 具有场限环的RESURF LDMOS 器件结构仿真

4.3.2 具有场限环的RESURF LDMOS 器件结构优化

4.4 本章小结

第5章基于N-P双掺杂顶层区的RESURF LDMOS 器件结构的设计与优化

5.1 具有N 型与P 型双掺杂顶层区的RESURF LDMOS 器件结构

5.1.1 具有N 型与P 型双掺杂顶层区的RESURF LDMOS 器件仿真

5.1.2 具有N 型与P 型双掺杂顶层区的RESURF LDMOS 器件优化

5.1.3 具有N 型与P 型双掺杂顶层区的RESURF LDMOS 工艺特点

5.2 具有HVBN 区的RESURF LDMOS 器件结构

5.2.1 具有HVBN 区的RESURF LDMOS 器件结构仿真

5.2.2 具有HVBN 区的RESURF LDMOS 器件结构优化

5.3 具有PB埋层的RESURF LDMOS 器件结构仿真

5.4 LDMOS 器件版图设计

5.5 本章小结

第6章总结与展望

6.1 总结

6.2 展望

参考文献

发表论文和参加科研情况说明

致谢